[發明專利]半導體器件的制造方法

有效

• 申請號: 201710250307.0
• 申請日: 2017-04-17
• 公開（公告）號: CN108735671B
• 公開（公告）日: 2021-01-29
• 發明（設計）人: 吳健;張煥云
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

1.一種半導體器件的制造方法，其特征在于，包括以下步驟：

提供具有核心區和輸入輸出區的半導體襯底，并在所述半導體襯底表面形成柵氧化層；

對所述輸入輸出區和所述核心區的柵氧化層均進行第一次氮化處理以及第一次氮化后退火處理；

形成位于所述核心區和輸入輸出區的柵氧化層上的層間介電層，所述層間介電層具有若干柵極開口，其中一所述柵極開口露出所述核心區的柵氧化層，另一所述柵極開口露出所述輸入輸出區的柵氧化層；

選擇性去除所述核心區的柵極開口中的柵氧化層，所述第一次氮化處理能提高所述柵氧化層在所述選擇性去除過程中的刻蝕選擇比；

對所述輸入輸出區的柵極開口中的柵氧化層進行第二次氮化處理以及第二次氮化后退火處理，且所述第二次氮化后退火處理后的所述輸入輸出區的柵極開口中的柵氧化層的氮濃度大于等于所述第一次氮化后退火處理后的所述輸入輸出區的柵氧化層的氮濃度，所述第二次氮化后退火處理后的所述輸入輸出區的柵極開口中的柵氧化層的表層具有滿足要求的氮濃度。

2.如權利要求1所述的半導體器件的制造方法，其特征在于，采用熱氧化工藝、原位蒸氣生成工藝或者化學氣相沉積工藝，在所述半導體襯底表面形成所述柵氧化層。

3.如權利要求1所述的半導體器件的制造方法，其特征在于，所述第一次氮化處理工藝和所述第二次氮化處理工藝分別為分耦式等離子體氮化工藝、氮離子注入工藝或快速熱氮化工藝。

4.如權利要求1所述的半導體器件的制造方法，其特征在于，所述第一次氮化后退火處理后的所述輸入輸出區的柵氧化層的氮濃度為5％～10％。

5.如權利要求1所述的半導體器件的制造方法，其特征在于，所述第一次氮化后退火處理和所述第二次氮化后退火處理的工藝溫度為900℃至1200℃。

6.如權利要求1所述的半導體器件的制造方法，其特征在于，具有所述若干柵極開口的所述層間介電層的形成過程包括：

形成所述核心區和輸入輸出區的柵氧化層上沉積偽柵極層，并依次刻蝕所述偽柵極層和所述柵氧化層，以形成所述核心區和輸入輸出區的偽柵疊層結構；

形成圍繞在所述核心區和輸入輸出區的偽柵疊層結構側壁的側墻；

在所述核心區和輸入輸出區的偽柵疊層結構、側墻以及半導體襯底表面上形成層間介電層，所述層間介電層頂部暴露出所述核心區和輸入輸出區的偽柵極層的頂部；

去除暴露出的所述核心區和輸入輸出區的偽柵極層，以在所述層間介電層中形成所述柵極開口，其中一所述柵極開口露出所述核心區的柵氧化層，另一所述柵極開口露出所述輸入輸出區的柵氧化層。

7.如權利要求6所述的半導體器件的制造方法，其特征在于，在形成所述側墻之前或者之后，且在沉積所述層間介電層之前，還在所述核心區和輸入輸出區的偽柵疊層結構兩側的半導體襯底中形成源漏區。

8.如權利要求7所述的半導體器件的制造方法，其特征在于，通過在所述偽柵疊層結構兩側的半導體襯底中進行多步源漏區離子注入，以形成所述源漏區；或者，先對在所述偽柵疊層結構兩側的半導體襯底進行刻蝕，以形成源漏溝槽，然后采用選擇性外延工藝在所述源漏溝槽進行源漏半導體外延生長，以形成所述源漏區。

9.如權利要求7或8所述的半導體器件的制造方法，其特征在于，所述半導體襯底的核心區和輸入輸出區均形成有垂直于表面的鰭片，所述偽柵疊層結構和側墻均形成在所述鰭片表面上，所述源漏區形成在所述偽柵疊層結構和側墻兩側的鰭片中。

10.如權利要求1所述的半導體器件的制造方法，其特征在于，選擇性去除所述核心區的柵氧化層的步驟包括：

在所述層間介電層和柵極開口表面上形成圖形化掩膜層，所述圖形化的掩膜層覆蓋所述輸入輸出區的柵極開口表面而暴露出所述核心區的柵極開口表面；

以所述圖形化的掩膜層為掩膜，刻蝕去除所述核心區的柵極開口中的柵氧化層；

去除所述圖形化的掩膜層，并進行表面清洗。