[發(fā)明專利]一種多制式基帶芯片的數(shù)據(jù)處理方法及裝置、處理設(shè)備

有效

• 申請(qǐng)?zhí)枺?/td>: 201710241639.2
• 申請(qǐng)日: 2017-04-13
• 公開(kāi)（公告）號(hào): CN108738035B
• 公開(kāi)（公告）日: 2021-07-20
• 發(fā)明（設(shè)計(jì)）人: 劉萬(wàn)江;劉新良;李曉莎
• 申請(qǐng)（專利權(quán)）人: 深圳市中興微電子技術(shù)有限公司
• 主分類號(hào): H04W24/02
• 分類號(hào): H04W24/02;H04W88/10;H04L12/24
• 代理公司: 北京天昊聯(lián)合知識(shí)產(chǎn)權(quán)代理有限公司 11112
• 代理人: 彭瑞欣;張?zhí)焓?/td>

本發(fā)明公開(kāi)了一種多制式基帶芯片的數(shù)據(jù)處理方法及裝置、處理設(shè)備，所述方法包括：獲取待處理的數(shù)據(jù)，并確定所述待處理的數(shù)據(jù)的制式類型；如果所述待處理的數(shù)據(jù)為第一制式數(shù)據(jù)，則通過(guò)BLA對(duì)所述第一制式數(shù)據(jù)進(jìn)行比特級(jí)處理，通過(guò)xDSP對(duì)所述第一制式數(shù)據(jù)進(jìn)行符號(hào)級(jí)處理，其中，進(jìn)行符號(hào)級(jí)處理時(shí)，通過(guò)FFT加速器對(duì)所述符號(hào)級(jí)處理的過(guò)程進(jìn)行加速；如果所述待處理的數(shù)據(jù)為第二制式數(shù)據(jù)，則通過(guò)BLA對(duì)所述第二制式數(shù)據(jù)進(jìn)行比特級(jí)處理，通過(guò)UMTS加速器對(duì)所述第二制式數(shù)據(jù)進(jìn)行符號(hào)級(jí)處理。

技術(shù)領(lǐng)域

本發(fā)明涉及移動(dòng)通信技術(shù)領(lǐng)域，尤其涉及一種基于多核簇群結(jié)構(gòu)的多制式基帶芯片的數(shù)據(jù)處理方法及裝置、處理設(shè)備。

背景技術(shù)

隨著無(wú)線通訊技術(shù)的不斷發(fā)展，在用戶數(shù)據(jù)速率、系統(tǒng)容量、基站處理延時(shí)和基帶板的集成度等方面上提出了更高的要求。目前各大運(yùn)營(yíng)商都存在多種通信制式并存的現(xiàn)狀，并將長(zhǎng)期存在，運(yùn)營(yíng)商普遍采用基站機(jī)柜插不同制式的基帶板卡來(lái)實(shí)現(xiàn)一體化基站的模式，造成基站機(jī)房建設(shè)支出巨大，運(yùn)維成本非常高。運(yùn)營(yíng)商希望通信設(shè)備商提供的基站設(shè)備能夠支持2G/3G/4G平滑升級(jí)共存，機(jī)柜小型化綠色低功耗，以減少設(shè)備投資，降低運(yùn)維成本。

然而，對(duì)于硬件芯片，規(guī)模越大，其復(fù)雜度也越高，合理的芯片架構(gòu)和系統(tǒng)方案，是滿足芯片的性能和競(jìng)爭(zhēng)力領(lǐng)先的關(guān)鍵，現(xiàn)存技術(shù)存在瓶頸，尤其是更高的系統(tǒng)容量，更小的數(shù)據(jù)處理延時(shí)，特別是長(zhǎng)期演進(jìn)(LTE，Long Term Evolution)制式下多用戶高速數(shù)據(jù)的低延時(shí)處理要求是目前基帶芯片亟待解決的難題。

發(fā)明內(nèi)容

為解決上述技術(shù)問(wèn)題，本發(fā)明實(shí)施例提供了一種多制式基帶芯片的數(shù)據(jù)處理方法及裝置、處理設(shè)備，能夠滿足高集成度、高性能的多制式基帶數(shù)據(jù)要求。

本發(fā)明實(shí)施例提供的多制式基帶芯片的數(shù)據(jù)處理方法，其包括：

獲取待處理的數(shù)據(jù)，并確定所述待處理的數(shù)據(jù)的制式類型；

如果所述待處理的數(shù)據(jù)為第一制式數(shù)據(jù)，則通過(guò)BLA對(duì)所述第一制式數(shù)據(jù)進(jìn)行比特級(jí)處理，通過(guò)xDSP對(duì)所述第一制式數(shù)據(jù)進(jìn)行符號(hào)級(jí)處理，其中，進(jìn)行符號(hào)級(jí)處理時(shí)，通過(guò)FFT加速器對(duì)所述符號(hào)級(jí)處理的過(guò)程進(jìn)行加速；

如果所述待處理的數(shù)據(jù)為第二制式數(shù)據(jù)，則通過(guò)BLA對(duì)所述第二制式數(shù)據(jù)進(jìn)行比特級(jí)處理，通過(guò)UMTS加速器對(duì)所述第二制式數(shù)據(jù)進(jìn)行符號(hào)級(jí)處理。

本發(fā)明實(shí)施例中，所述方法還包括：

如果所述待處理的數(shù)據(jù)為第三制式數(shù)據(jù)，則通過(guò)xDSP和ANTP對(duì)所述第三制式數(shù)據(jù)進(jìn)行解調(diào)調(diào)制處理。

本發(fā)明實(shí)施例中，所述獲取待處理的數(shù)據(jù)，包括：

判斷所述待處理的數(shù)據(jù)是否位于本簇群的SDM中；

如果所述待處理的數(shù)據(jù)位于本簇群的SDM中，則訪問(wèn)所述本簇群的SDM獲取所述待處理的數(shù)據(jù)；

如果所述待處理的數(shù)據(jù)未位于本簇群的SDM中，則訪問(wèn)跨簇群的SDM獲取所述待處理的數(shù)據(jù)。

本發(fā)明實(shí)施例中，在所述第一制式數(shù)據(jù)為第一制式下行數(shù)據(jù)的情況下，所述通過(guò)BLA對(duì)所述第一制式數(shù)據(jù)進(jìn)行比特級(jí)處理，通過(guò)xDSP對(duì)所述第一制式數(shù)據(jù)進(jìn)行符號(hào)級(jí)處理，包括：

通用直接存儲(chǔ)器存取模塊GDMA將待發(fā)送的數(shù)據(jù)存儲(chǔ)至簇群中的SDM中，所述簇群包括至少一個(gè)xDSP；

BLA獲取第一控制參數(shù)，根據(jù)所述第一控制參數(shù)對(duì)所述SDM中的數(shù)據(jù)進(jìn)行比特級(jí)處理，并將處理后的數(shù)據(jù)寫回至所述SDM中進(jìn)行存儲(chǔ)；

xDSP基于所述FFT加速器的加速處理，對(duì)所述SDM中的數(shù)據(jù)進(jìn)行符號(hào)級(jí)處理，并將處理后的數(shù)據(jù)寫回至所述SDM中進(jìn)行存儲(chǔ)；