[發(fā)明專利]一種信息處理的方法及電子設(shè)備

有效

• 申請(qǐng)?zhí)枺?/td>: 201710241480.4
• 申請(qǐng)日: 2017-04-13
• 公開（公告）號(hào): CN107193763B
• 公開（公告）日: 2020-04-24
• 發(fā)明（設(shè)計(jì)）人: 萬超
• 申請(qǐng)（專利權(quán)）人: 聯(lián)想（北京）有限公司
• 主分類號(hào): G06F13/16
• 分類號(hào): G06F13/16;G06F13/42
• 代理公司: 北京派特恩知識(shí)產(chǎn)權(quán)代理有限公司 11270
• 代理人: 蔣雅潔;姚開麗

1.一種信息處理的方法，包括：

獲取第一指令，所述第一指令用于獲取背板上PCI-E總線接口對(duì)應(yīng)的總線槽位編號(hào)；

執(zhí)行所述第一指令，向現(xiàn)場(chǎng)可編程門陣列FPGA發(fā)送第一槽位查看信號(hào)；

接收來自所述FPGA的預(yù)先存儲(chǔ)的總線槽位編號(hào)與背板槽位編號(hào)之間的映射關(guān)系，其中，所述映射關(guān)系是所述FPGA響應(yīng)所述第一槽位查看信號(hào)發(fā)送的；

根據(jù)所述映射關(guān)系，獲取所述PCI-E總線接口所在背板槽位對(duì)應(yīng)的總線槽位編號(hào)；

獲取第二指令，所述第二指令用于獲取所述背板上SAS接口對(duì)應(yīng)的總線槽位編號(hào)；

執(zhí)行所述第二指令，向磁盤陣列RAID控制器發(fā)送第二槽位查看信號(hào)，所述第二槽位查看信號(hào)用于指示所述RAID控制器獲取所述SAS接口所在背板槽位對(duì)應(yīng)的組編號(hào)，并根據(jù)所述組編號(hào)確定對(duì)應(yīng)的總線槽位編號(hào)；

接收來自所述RAID控制器的所述SAS接口所在背板槽位對(duì)應(yīng)的總線槽位編號(hào)，其中，所述SAS接口所在背板槽位對(duì)應(yīng)的總線槽位編號(hào)與所述PCI-E總線接口所在背板槽位對(duì)應(yīng)的總線槽位編號(hào)是順序編號(hào)的。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述接收來自所述FPGA的預(yù)先存儲(chǔ)的總線槽位編號(hào)與背板槽位編號(hào)之間的映射關(guān)系，包括：

通過內(nèi)置集成電路I2C總線，接收來自所述FPGA的所述映射關(guān)系。

3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述根據(jù)所述映射關(guān)系，獲取所述PCI-E所在背板槽位對(duì)應(yīng)的總線槽位編號(hào)，包括：

獲取所述PCI-E總線接口所在背板槽位的背板槽位編號(hào)；

根據(jù)所述映射關(guān)系，獲取所述PCI-E總線接口所在背板槽位的背板槽位編號(hào)對(duì)應(yīng)的總線槽位編號(hào)。

4.根據(jù)權(quán)利要求1至3任一項(xiàng)所述的方法，其特征在于，所述PCI-E總線接口連接非易失性存儲(chǔ)器標(biāo)準(zhǔn)NVMe存儲(chǔ)設(shè)備。

5.一種電子設(shè)備，包括：處理器、現(xiàn)場(chǎng)可編程門陣列FPGA、背板、設(shè)置于背板的至少一個(gè)PCI-E總線接口、RAID控制器、設(shè)置于所述背板的SAS接口；

所述處理器，用于獲取第一指令，所述第一指令用于獲取所述背板上所述PCI-E總線接口對(duì)應(yīng)的總線槽位編號(hào)；執(zhí)行所述第一指令，向所述FPGA發(fā)送第一槽位查看信號(hào)；還用于接收來自所述FPGA的預(yù)先存儲(chǔ)的總線槽位編號(hào)與背板槽位編號(hào)之間的映射關(guān)系；根據(jù)所述映射關(guān)系，獲取所述PCI-E總線接口所在背板槽位對(duì)應(yīng)的總線槽位編號(hào)；

所述FPGA，用于接收所述第一槽位查看信號(hào)；響應(yīng)所述處理器所述第一槽位查看信號(hào)，將預(yù)先存儲(chǔ)的所述映射關(guān)系發(fā)送給所述處理器；

所述處理器，還用于獲取第二指令，所述第二指令用于獲取所述SAS接口對(duì)應(yīng)的總線槽位編號(hào)；執(zhí)行所述第二指令，向所述RAID控制器發(fā)送第二槽位查看信號(hào)；還用于接收來自所述RAID控制器的所述SAS接口所在背板槽位對(duì)應(yīng)的總線槽位編號(hào)，其中，所述SAS接口所在背板槽位對(duì)應(yīng)的總線槽位編號(hào)與所述PCI-E總線接口所在背板槽位對(duì)應(yīng)的總線槽位編號(hào)是順序編號(hào)的；

所述RAID控制器，用于接收所述第二槽位查看信號(hào)；響應(yīng)所述第二槽位查看信號(hào)，從所述背板獲取所述SAS接口所在背板槽位對(duì)應(yīng)的組編號(hào)；根據(jù)所述組編號(hào)確定對(duì)應(yīng)的總線槽位編號(hào)；將所述組編號(hào)確定對(duì)應(yīng)的總線槽位編號(hào)發(fā)送給所述處理器。

6.根據(jù)權(quán)利要求5所述的電子設(shè)備，其特征在于，所述處理器與所述FPGA通過內(nèi)置集成電路I2C總線通信，所述處理器，具體用于通過所述I2C總線，接收來自所述FPGA的所述映射關(guān)系。

7.根據(jù)權(quán)利要求5所述的電子設(shè)備，其特征在于，所述處理器，具體用于獲取所述PCI-E總線接口所在背板槽位的背板槽位編號(hào)；根據(jù)所述映射關(guān)系，獲取所述PCI-E總線接口所在背板槽位的背板槽位編號(hào)對(duì)應(yīng)的總線槽位編號(hào)。

8.根據(jù)權(quán)利要求5至7任一項(xiàng)所述的電子設(shè)備，其特征在于，所述PCI-E總線接口連接非易失性存儲(chǔ)器標(biāo)準(zhǔn)NVMe存儲(chǔ)設(shè)備。