[發明專利]一種邊界掃描器件、裝置及控制方法和掃描方法

有效

• 申請號: 201710237207.4
• 申請日: 2017-04-12
• 公開（公告）號: CN108693466B
• 公開（公告）日: 2020-09-11
• 發明（設計）人: 谷陳鵬;魯斌
• 申請（專利權）人: 上海鵬武電子科技有限公司
• 主分類號: G01R31/3185
• 分類號: G01R31/3185
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 黃志華

本發明公開一種邊界掃描器件、裝置及控制方法和掃描方法，該方法包括：將邊界掃描器件的指令寄存器虛擬出至少一個邊界掃描單元，所述邊界掃描單元包括虛擬數據寄存器和虛擬指令寄存器；將輸入的測試指令存儲至所述虛擬指令寄存器，所述測試指令指示邊界掃描鏈的數據寄存器長度，其中，所述邊界掃描鏈的數據寄存器長度是根據待測元器件確定的；根據所述邊界掃描鏈的數據寄存器長度，確定所述邊界掃描器件中屬于所述邊界掃描鏈的數據寄存器的標識，并將所述邊界掃描鏈的數據寄存器的標識存儲在所述虛擬數據寄存器中，該方法用以提高JTAG測試和在線編程的效率。

技術領域

本發明涉及通信領域，尤其涉及一種邊界掃描器件、裝置及控制方法和掃描方法。

背景技術

目前對集成電路進行測試的邊界掃描系統一般由以下三個部分組成：計算機、邊界掃描器件和被測電路板，參考圖1。在被測電路板上，JTAG(Joint Test Action Group，聯合測試工作組)接口的測試數據輸出(TDO，Test Data Output)線和測試數據輸入(TDI，Test Data Input)線相互串連，測試模式輸入線(TMS，Test Mode Select input)、測試時鐘輸入線(TCK，Test Clock input)和測試邏輯復位線(/TRST，Test Logic Reset)并連，JTAG接口是邊界掃描測試控制器和被測電路板的連接接口，參考圖2，U1、U2、.....，Ui表示邊界掃描菊花鏈上的邊界掃描器件，即邊界掃描集成電路。

對于現有技術而言，用戶單純使用芯片廠商提供的BSDL文件，由于JTAG協議基于串行數據輸入輸出的模式，這就要求芯片的某一個或者多個管腳，每發送或者接收1bit數據的時候，需要完整的跑一遍JTAG掃描鏈；如果掃描鏈中共有500個寄存器，那么，需要500個時鐘才能完成發送或者接收1bit的數據，這樣，測試和在線編程的效率就會非常低。

發明內容

本發明實施例提供一種邊界掃描器件、裝置及控制方法和掃描方法，用以提高JTAG測試和在線編程的效率。

本發明方法包括一種邊界掃描器件的控制方法，該方法包括：將邊界掃描器件的指令寄存器虛擬出至少一個邊界掃描單元，所述邊界掃描單元包括虛擬數據寄存器和虛擬指令寄存器；

將輸入的測試指令存儲至所述虛擬指令寄存器，所述測試指令指示邊界掃描鏈的數據寄存器長度，其中，所述邊界掃描鏈的數據寄存器長度是根據待測元器件確定的；

根據所述邊界掃描鏈的數據寄存器長度，確定所述邊界掃描器件中屬于所述邊界掃描鏈的數據寄存器的標識，并將所述邊界掃描鏈的數據寄存器的標識存儲在所述虛擬數據寄存器中。

從另一方面，本發明實施例進一步地提供一種邊界掃描方法，該方法包括：

根據接收的邊界掃描JTAG信號，訪問邊界掃描器件的邊界掃描單元；所述邊界掃描單元包括虛擬數據寄存器和虛擬指令寄存器；所述虛擬指令寄存器存儲測試指令，所述測試指令指示邊界掃描鏈中的數據寄存器長度；所述邊界掃描鏈中的數據寄存器長度是根據待測元器件確定的；所述虛擬數據寄存器存儲所述邊界掃描鏈的數據寄存器的標識；

生成邊界掃描鏈，所述邊界掃描鏈包含的數據寄存器是根據所述邊界掃描單元的虛擬數據寄存器中存儲的所述數據寄存器的標識確定的；

利用所述邊界掃描鏈執行所述虛擬指令寄存器中存儲的測試指令，對所述待測元器件進行邊界掃描。

基于同樣的發明構思，本發明實施例提供一種邊界掃描器件的控制裝置，該裝置包括：

虛擬單元，用于將邊界掃描器件的指令寄存器虛擬出至少一個邊界掃描單元，所述邊界掃描單元包括虛擬數據寄存器和虛擬指令寄存器；