[發(fā)明專利]存儲器元件及其制備方法

在審

• 申請?zhí)枺?/td>: 201710234893.X
• 申請日: 2017-04-12
• 公開（公告）號: CN108711573A
• 公開（公告）日: 2018-10-26
• 發(fā)明（設(shè)計）人: 廖廷豐;王翊丞
• 申請（專利權(quán)）人: 旺宏電子股份有限公司
• 主分類號: H01L27/11517
• 分類號: H01L27/11517;H01L27/11563
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

1.一種存儲器元件，其特征在于，包括：

一半導體襯底；

一第一導體層，位于該半導體襯底上；

多個絕緣層，位于該第一導體層上；

多個第二導體層，與這些絕緣層交錯疊層，且和該第一導體層電性隔離；

至少一接觸插塞，穿過這些絕緣層和這些第二導體層，與這些第二導體層電性隔離，且與該第一導體層電性接觸；以及

至少一虛擬插塞(dummy plug)，穿過這些絕緣層和這些第二導體層，與該至少一接觸插塞對應(yīng)，且與該第一導體層和這些第二導體層電性隔離。

2.根據(jù)權(quán)利要求1所述的存儲器元件，其特征在于，更包括：

一通道層，位于一第一貫穿開口的至少一側(cè)壁與一底面上，其中該第一貫穿開口穿過這些絕緣層和這些第二導體層；以及

一存儲層，位于該通道層與這些第二導體層之間。

3.根據(jù)權(quán)利要求2所述的存儲器元件，其特征在于，該存儲層包括一氧化硅-氮化硅-氧化硅(Oxide-Nitride-Oxide，ONO)結(jié)構(gòu)，且位于該第一貫穿開口的該側(cè)壁上，并且夾設(shè)于該通道層與這些第二導體層之間。

4.根據(jù)權(quán)利要求1所述的存儲器元件，其特征在于，該材質(zhì)包括一導電材料。

5.根據(jù)權(quán)利要求4所述的存儲器元件，其特征在于，更包括一間隙壁介電層(dielectric spacer)，位于這些第二導電層與該至少一接觸插塞之間。

6.一種存儲器元件的制備方法，其特征在于，包括：

在一第一導體層上提供一多層疊層結(jié)構(gòu)，使該多層疊層結(jié)構(gòu)具有多個絕緣層和多個材質(zhì)層交錯疊層在該第一導體層上，并使這些材質(zhì)層和該第一導體層隔離；

形成至少一虛擬插塞，穿過這些絕緣層和這些材質(zhì)層，且與這些材質(zhì)層和該第一導體層電性隔離；以及

形成至少一接觸插塞，對應(yīng)該至少一虛擬插塞，穿過這些絕緣層和這些材質(zhì)層，并與這些材質(zhì)層電性隔離，且與該第一導體層電性接觸。

7.根據(jù)權(quán)利要求6所述的存儲器元件的制備方法，其特征在于，在形成該虛擬插塞之前，更包括：

形成至少一第一貫穿開口，穿過該多層疊層結(jié)構(gòu)，將這些絕緣層、這些材質(zhì)層和該第一導體層部分地暴露于外；以及

在該第一貫穿開口的至少一側(cè)壁上依序形成一存儲層和一通道層，使該存儲層夾設(shè)于該通道層與這些材質(zhì)層之間。

8.根據(jù)權(quán)利要求6所述的存儲器元件的制備方法，其特征在于，形成該至少一虛擬插塞的步驟，包括：

形成至少一第二貫穿開口，穿過該多層疊層結(jié)構(gòu)，使該第一導體層、這些絕緣層以及這些材質(zhì)層部分地暴露于外；

在該至少一第二貫穿開口的至少一側(cè)壁與一底部上形成一介電隔離層；以及

在該至少一第二貫穿開口中填充與該至少一接觸插塞不同的一導電材質(zhì)，并通過該介電隔離層使該導電材質(zhì)與該材質(zhì)層和該第一導體層隔離。

9.根據(jù)權(quán)利要求6所述的存儲器元件的制備方法，其特征在于，這些材質(zhì)層為多個犧牲層，形成該至少一虛擬插塞的步驟，包括：

形成該至少一第二貫穿開口和至少一第三貫穿開口對應(yīng)該至少一第二貫穿開口，并分別穿過該多層疊層結(jié)構(gòu)，使該第一導體層、這些絕緣層以及這些犧牲層部分地暴露于外；

通過該至少一第二貫穿開口和該至少一第三貫穿開口移除這些犧牲層；

在這些犧牲層的位置上，形成多個第二導電層；以及

在該至少一第二貫穿開口填充一介電材料。

10.根據(jù)權(quán)利要求9所述的存儲器元件的制備方法，其特征在于，形成該至少一接觸插塞的步驟，包括：

在該至少一第三貫穿開口的至少一側(cè)壁形成一間隙壁介電層；以及

在該至少一第三貫穿開口中填充一導電材料，與該第一導體層電性接觸，且通過該間隙壁介電層與這些第二導電層電性隔離。