[發明專利]一種衛星導航電文生成系統及方法

在審

• 申請號: 201710231838.5
• 申請日: 2017-04-11
• 公開（公告）號: CN106950580A
• 公開（公告）日: 2017-07-14
• 發明（設計）人: 羅嘉金;張宇
• 申請（專利權）人: 深圳航天科技創新研究院
• 主分類號: G01S19/37
• 分類號: G01S19/37
• 代理公司: 深圳中一聯合知識產權代理有限公司44414
• 代理人: 張全文

1.一種衛星導航電文生成系統，其特征在于，包括：FPGA及與所述FPGA連接的上位機；

所述上位機根據相應的導航電文格式生成衛星導航電文信息幀，并向所述FPGA發送所述衛星導航電文信息幀；

所述FPGA接收所述衛星導航電文信息幀，并向外發射所述衛星導航電文信息幀。

2.根據權利要求1所述的衛星導航電文生成系統，其特征在于，所述衛星導航電文生成系統在啟動后，進行系統時間初始化，包括：

所述上位機配置所述FPGA的系統時間的起始時刻；

所述FPGA根據所述配置后的起始時刻和所述FPGA的系統時鐘生成當前系統時間，作為所述衛星導航電文生成系統運行的時間基準；

所述上位機向所述FPGA請求所述當前系統時間，以保持與所述FPGA的時間同步；

所述FPGA反饋所述當前系統時間給所述上位機。

3.根據權利要求2所述的衛星導航電文生成系統，其特征在于，若所述衛星導航電文信息幀的當前幀不是所述衛星導航電文信息幀的第一幀，則在所述上位機向所述FPGA發送所述衛星導航電文信息幀之前，還包括：

所述FPGA向所述上位機發送電文請求信息；

所述FPGA向外發射所述衛星導航電文信息幀包括：

所述FPGA判斷所述衛星導航電文信息幀的上一幀是否發送完畢；

當所述衛星導航電文信息幀的上一幀發送完畢時，所述FPGA向外發射所述衛星導航電文信息幀的當前幀。

4.根據權利要求2所述的衛星導航電文生成系統，其特征在于，若所述衛星導航電文信息幀的當前幀是所述衛星導航電文信息幀的第一幀，則在所述FPGA反饋所述當前系統時間給所述上位機之后，還包括：

所述上位機根據所述當前系統時間預估發射時標，所述發射時標為所述衛星導航電文信息幀的第一幀起始位置的發射時刻；

所述上位機向所述FPGA發送所述發射時標；

所述FPGA對所述發射時標進行判斷并返回應答信息給所述上位機；

若所述應答消息為錯誤應答消息，則返回所述上位機向所述FPGA請求所述當前系統時間的步驟；

所述FPGA向外發射所述衛星導航電文信息幀包括：

所述FPGA判斷所述當前系統時間是否等于所述發射時標；

當所述當前系統時間等于所述發射時標時，所述FPGA向外發射所述衛星導航電文信息幀。

5.根據權利要求4所述的衛星導航電文生成系統，其特征在于，所述FPGA對所述發射時標進行判斷并返回應答信息給所述上位機包括：

所述FPGA判斷所述發射時標是否早于所述當前系統時間；

當所述發射時標早于所述當前系統時間時，所述FPGA返回錯誤應答信息給所述上位機；

當所述發射時標不早于所述當前系統時間時，所述FPGA返回正確應答信息給所述上位機。

6.一種衛星導航電文生成方法，其特征在于，包括：

根據相應的導航電文格式生成衛星導航電文信息幀；

將所述衛星導航電文信息幀發送給FPGA，以使所述FPGA接收并向外發射所述衛星導航電文信息幀。

7.根據權利要求6所述的衛星導航電文生成方法，其特征在于，在所述根據相應的導航電文格式生成衛星導航電文信息幀之前，還包括：

配置所述FPGA的系統時間的起始時刻，以使所述FPGA根據所述配置后的起始時刻和所述FPGA的系統時鐘生成當前系統時間；

向所述FPGA請求所述當前系統時間，以保持與所述FPGA的時間同步。

8.根據權利要求7所述的衛星導航電文生成方法，其特征在于，若所述衛星導航電文信息幀的當前幀不是所述衛星導航電文信息幀的第一幀，則在所述將所述衛星導航電文信息幀發送給FPGA之前，還包括：

接收所述FPGA發送的電文請求信息。

9.根據權利要求7所述的衛星導航電文生成方法，其特征在于，若所述衛星導航電文信息幀的當前幀是所述衛星導航電文信息幀的第一幀，則在所述獲取所述當前系統時間之后，還包括：

根據獲取的所述當前系統時間預估發射時標，所述發射時標為所述衛星導航電文信息幀的第一幀起始位置的發射時刻；

向所述FPGA發送所述發射時標，以使所述FPGA在所述當前系統時間等于所述發射時標時向外發射所述衛星導航電文信息幀。

10.根據權利要求9所述的衛星導航電文生成方法，其特征在于，在所述向所述FPGA發送所述發射時標之后，還包括：

接收所述FPGA對所述發射時標進行判斷后返回的應答信息，當所述發射時標早于所述當前系統時間時，所述應答信息為錯誤應答信息，當所述發射時標不早于所述當前系統時間時，所述應答信息為正確應答信息；

若所述應答消息為所述錯誤應答消息，則返回所述向所述FPGA請求所述當前系統時間的步驟。