[發明專利]柵極驅動電路和顯示裝置

有效

• 申請號: 201710229075.0
• 申請日: 2017-04-10
• 公開（公告）號: CN106910450B
• 公開（公告）日: 2021-01-29
• 發明（設計）人: 張晉春;何鈺瑩
• 申請（專利權）人: 昆山龍騰光電股份有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純;張靖琳

本發明公開了柵極驅動電路和顯示裝置，所述柵極驅動電路中的每級柵極驅動單元包括：主電路，用于根據第一輸入信號、第二輸入信號、第一時鐘信號、第二時鐘信號以及第三時鐘信號產生第一柵極驅動信號；以及下拉電路，用于根據所述第二時鐘信號和第四時鐘信號產生第一下拉信號和第二下拉信號，所述主電路的用于提供第一柵極信號的輸出端與所述下拉電路分別用于提供第一下拉信號和第二下拉信號的輸出端相連，以使所述第一下拉信號和所述第二下拉信號將所述第一柵極驅動信號下拉形成本級柵極驅動單元的柵極驅動信號。本發明提供的顯示裝置具有根據穩定的輸出且可適用于窄邊框的設計，應用范圍更加廣泛。

技術領域

本發明涉及顯示技術領域，尤其涉及柵極驅動電路和顯示裝置。

背景技術

顯示裝置一般包括顯示面板、柵極驅動電路和源極驅動電路。其中，顯示面板包括由多個像素單元形成的像素陣列，每個像素單元包含一個薄膜晶體管。在該像素陣列中，位于同一行的像素單元中的薄膜晶體管的柵極通過同一條掃描線與柵極驅動電路相連，柵極驅動電路通過多條掃描線逐行選通像素陣列中的各行像素單元；位于同一列的像素單元中的薄膜晶體管的源極或漏極通過同一條數據線與源極驅動電路相連，源極驅動電路通過多條數據線對各列像素單元施加灰階電壓，從而使顯示面板呈現圖像。

現有的柵極驅動電路為了保證輸出的柵極驅動信號的穩定性，一般采用包括薄膜晶體管(Thin FilT Transistor，TFT)的降噪電路來降低噪聲，但這樣也會使得功耗變大、不利于電路窄邊框的設計。

因此，有必要提供改進的技術方案以克服現有技術中存在的以上技術問題。

發明內容

本發明要解決的主要技術問題是提供一種適用于窄邊框的設計且具有更好的降噪效果，輸出驅動信號更加穩定的柵極驅動電路和顯示裝置。

根據本發明的一方面，提供了一種柵極驅動電路，包括分別用于驅動顯示面板上的一條對應的柵極線的多級柵極驅動單元，所述每級柵極驅動單元包括：主電路，用于根據第一輸入信號、第二輸入信號、第一時鐘信號、第二時鐘信號以及第三時鐘信號產生第一柵極驅動信號；以及下拉電路，用于根據所述第二時鐘信號和第四時鐘信號產生第一下拉信號和第二下拉信號，所述主電路的用于提供第一柵極信號的輸出端與所述下拉電路分別用于提供第一下拉信號和第二下拉信號的輸出端相連，以使所述第一下拉信號和所述第二下拉信號將所述第一柵極驅動信號下拉形成本級柵極驅動單元的柵極驅動信號。

優選地，所述下拉電路包括第一下拉模塊以及第二下拉模塊，所述第一下拉模塊和所述第二下拉模塊接收低供電電壓，且所述第一下拉模塊與所述主電路在第一節點處相連，所述第一下拉模塊根據所述第二時鐘信號和所述第一節點的電壓產生所述第一下拉信號，所述第二下拉模塊根據所述第四時鐘信號和所述低供電電壓產生所述第二下拉信號。

優選地，所述第一下拉模塊包括第一電容以及第一至第五晶體管，所述第一電容的一端、所述第三晶體管的第一通路端接收所述第二時鐘信號，所述第一電容的另一端、所述第三晶體管的控終端與所述第一晶體管的第一通路端相連，所述第三晶體管的第二通路端、所述第四晶體管的控制端、所述第五晶體管的控制端與所述第二晶體管的第一通路端相連，所述第一晶體管的控制端、所述第四晶體管的第一通路端連接至所述第一節點，所述第五晶體管的第一通路端用于輸出第一下拉信號，所述第一晶體管的第二通路端、所述第二晶體管的第二通路端、所述第四晶體管的第二通路端以及第五晶體管的第二通路端接收所述低供電電壓。

優選地，所述第二下拉模塊包括第六晶體管，所述第六晶體管的控制端接收所述第四時鐘信號，所述第四晶體管的第一通路端輸出第二下拉信號，所述第四晶體管的第二通路端接收所述低供電電壓。