[發明專利]微控制器、控制設備和機動車輛

有效

• 申請號: 201710228343.7
• 申請日: 2017-04-10
• 公開（公告）號: CN107291642B
• 公開（公告）日: 2022-10-14
• 發明（設計）人: A.奧厄;M.施賴貝爾
• 申請（專利權）人: 羅伯特·博世有限公司
• 主分類號: G06F13/32
• 分類號: G06F13/32
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 胡莉莉;杜荔南

本發明涉及微控制器、控制設備和機動車輛。本發明涉及微控制器，其特征在于如下特征：?所述微控制器（10）包括內部總線（11）、多個被連接到所述總線（11）上的成員（12、13、14）和與所述總線（11）分開的信號線（15）；?所述成員（12、13、14）包括至少一個總線主機和另一模塊（13、14）；而且?所述信號線（15）使所述總線主機與所述另一模塊（13、14）連接，使得所述總線主機能夠將中斷請求（16、17）通過所述信號線（15）用信號通知所述另一模塊（13、14）。

技術領域

本發明涉及一種微控制器。除此之外，本發明還涉及一種相對應的控制設備以及一種相對應的機動車輛。

背景技術

在數字技術以及尤其是電氣自動化技術和汽車電子中，將如下集成電路統稱為微控制器（μController，μC，MCU），所述集成電路使主處理器（中央處理單元（centralprocessing unit），CPU）與各種各樣的外圍功能聯合。這類微控制器通常包括部分或完全被集成在同一微芯片上的工作和程序存儲器，并且在這種情況下也作為片上系統（SoC，System-on-a-chip）為本領域技術人員所信賴。

根據現有技術的微控制器有時履行復雜的外圍功能，并且具有能部分地編程的數字、模擬或混合功能塊。公知的尤其是集成中斷控制器，所述集成中斷控制器使得微控制器能夠對例如外圍設備的中斷請求（Interrupt request，IRQ）做出反應。

DE 10 2014 208568 A1公開了一種尤其是被構造成微控制器的、尤其是用于機動車輛的控制設備的計算單元，所述計算單元被構造為在沒有中斷請求的情況下將要觀察的運行參量寫入到計算單元的、未分配有該計算單元的資源的目標地址區中，而且所述計算單元具有運行跟蹤單元，所述運行跟蹤單元被構造為從目標地址區中確定所述計算單元的運行信息、尤其是地址總線和/或數據總線的信息和/或內部組件的信息。

發明內容

本發明提供了根據獨立權利要求所述的一種微控制器、一種相對應的控制設備以及一種相對應的機動車輛。

所提出的方案所基于的認識是，常規而言為了用信號通知中斷請求而進行的到全局地址空間中的訪問需要時間以用于對總線或交叉開關（Crossbar）的仲裁，并且必須被轉發給接收方。而借助于本發明的實施方式，潛在的總線主機可以借助于CPU指令直接將信號發送給所關聯的接收方。

該解決方案的優勢在于，從發送中斷信號直到接收到中斷信號的總時長被顯著縮短。不再必須進行對到系統寄存器中的CPU訪問的仲裁（伴隨有與之相關聯的、直到總線被另一主機釋放為止的等待時間），而是激活特意針對用信號通知中斷請求而設置的與接收方的線路。由此，實現了對信號的更快的激活，而不讓其它總線成員等待可能的仲裁。不再需要具有幾個時鐘傳輸時間（Laufzeit）的指令序列，而是需要僅僅一個唯一的具有如下執行時間的指令，所述執行時間理想地對應于僅僅一個唯一的CPU時鐘周期。

通過在從屬權利要求列舉的措施，在獨立權利要求中說明的基本思想的有利的擴展方案和改進方案是可能的。這樣，根據一個實施方式，設置到CPU或DMA控制器的專用總線。在這種情況下，名稱“DMA控制器”應當以寬泛的詞意來理解，并且涵蓋了每一個允許存儲器直接訪問（direct memory access, DMA）而在此不占用CPU的模塊。以這種方式，可以將不同優先級的中斷傳輸給接收方。

以這種方式和方法可能直接將外圍設備（peripherals）耦合。根據現有技術，以高程度給用于通過接口進行通信的總線加負載。根據本發明，例如以太網模塊可以直接用信號通知CPU：已經接收到信息，這使得能夠減少等待時間。在具有高頻率并且需要解釋數據并且將其格式化為新的數據幀（frames）的總線的情況下，通過所述耦合可以在相同的時鐘頻率的情況下產生更多計算能力，這有利于在處理器核（core）中的靈活的數據處理。