[發明專利]增加硬掩模線寬度的氧化填充材料線

在審

• 申請號: 201710223569.8
• 申請日: 2017-04-07
• 公開（公告）號: CN107424925A
• 公開（公告）日: 2017-12-01
• 發明（設計）人: S·佩德蒂;C·梅爾恩
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: H01L21/3213
• 分類號: H01L21/3213
• 代理公司: 北京戈程知識產權代理有限公司11314
• 代理人: 程偉,王錦陽

1.一種方法，該方法包括：

提供起始半導體結構，該起始半導體結構包括填充材料層，該填充材料層上方的硬掩膜層，以及該硬掩膜層上方的多個填充材料線；

放置該起始半導體結構于蝕刻室內；

于該放置之后注入氧氣與等離子體至該蝕刻室內，以使該多個填充材料線中的一個或多個被氧化，該多個填充材料線中的該氧化的一個或多個填充材料線的寬度增加；以及

使用對于該氧化的填充材料線與硬掩膜層不具選擇性的化學方式蝕刻該硬掩膜層，且相較于該硬掩膜層，該化學方式對于該氧化的填充材料線具有更強的側向蝕刻選擇性。

2.根據權利要求1所述的方法，其中，執行超過一個注入及蝕刻周期，以進一步增加該多個填充材料線中的該氧化的一個或多個填充材料線的該寬度。

3.根據權利要求2所述的方法，其中，該寬度增加大約1nm至大約10nm。

4.根據權利要求2所述的方法，其中，對于x循環，每一循環執行所需增加寬度的1/x的蝕刻。

5.根據權利要求1所述的方法，其中，來自氧化及蝕刻的單一循環所增加的最大寬度為大約3nm。

6.根據權利要求1所述的方法，其中，該寬度也可以通過使用氧化時間予以改變。

7.根據權利要求6所述的方法，其中，來自氧化及蝕刻的單一循環所增加的最大寬度為大約3nm，且其中，可通過減少氧化時間來實現小于大約3nm的寬度增加。

8.根據權利要求1所述的方法，其中，該填充材料包括非晶硅。

9.根據權利要求1所述的方法，其中，該填充材料包括多晶硅。

10.根據權利要求1所述的方法，其中，該等離子體具有大約500瓦特至大約2000瓦特的功率。

11.一種半導體結構，該半導體結構包括：

填充材料層；

硬掩膜層，位于該填充材料層的上方；以及

多個填充材料線，位于該硬掩膜層的上方并具有一個或多個第一寬度，形成三層結構。

12.根據權利要求11所述的半導體結構，其中，該半導體結構還包括：

蝕刻室，具有該三層結構于其中；

第一入口，供第一氣體進入該蝕刻室；以及

第二入口，供第二氣體進入該蝕刻室。

13.根據權利要求12所述的半導體結構，其中，一個或多個該填充材料線包括具有大于該對應的一個或多個第一寬度的一個或多個第二寬度的外氧化層。

14.根據權利要求13所述的半導體結構，其中，該外氧化層的厚度為大約1nm至大約10nm。