[發明專利]一種獨立三柵FinFET器件的多閾值電壓調控方法

在審

• 申請號: 201710223340.4
• 申請日: 2017-04-07
• 公開（公告）號: CN107123673A
• 公開（公告）日: 2017-09-01
• 發明（設計）人: 劉程晟;鄭芳林;石艷玲;李小進;孫亞賓
• 申請（專利權）人: 華東師范大學
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/78
• 代理公司: 上海麥其知識產權代理事務所(普通合伙)31257
• 代理人: 董紅曼,馬旸

技術領域

本發明涉及半導體技術領域，尤其涉及一種獨立三柵FinFET器件的多閾值電壓調控方法。

背景技術

隨著半導體集成電路工藝的特征尺寸不斷縮小至納米量級，傳統平面MOS器件的短溝道效應愈發明顯，帶來閾值電壓的下降、亞閾值擺幅的降級等諸多問題，使其不再能滿足產業的要求。FinFET憑借其優秀的柵控能力，取代傳統平面MOS器件逐步成為了現如今的主流器件。然而，FinFET的三維結構使器件的寬度與Fin的高度相互關聯，導致基于FinFET的電路設計靈活性降低。

在FinFET的寬長比相對固定的情況下，通過改變柵極金屬的功函數來調節器件的閾值電壓以此實現電路設計要求是業界慣常的做法。除此之外，對FinFET器件結構進行改進來增加電路設計的靈活性也一直都是研究的熱點，由此便出現了獨立雙柵FinFET的器件結構。該結構通過化學機械拋光(CMP)的工藝使得原本連續的柵極(tied-gate)變為兩個相互獨立的柵極：前柵極(front gate)、后柵極(back gate)。前柵極作為驅動柵極(drive gate)，后柵極作為控制柵極(control gate)，對后柵極施加不同大小的電壓，可以隨意改變器件的閾值電壓。然而，由于額外的電壓源的加入不利于電路集成度的提升，獨立雙柵FinFET器件通常只用兩種閾值電壓模式：單柵模式(后柵極接地)、雙柵模式(后柵極與前柵極相連)，因此基于獨立雙柵FinFET器件的電路設計靈活性仍然有待提高。

本發明提出了一種具備三個獨立柵極結構的新型FinFET器件的多閾值電壓調控方法，該器件包含三個獨立柵極，區別于現有FinFET技術中的單個連續柵極，表現出的柵控特性，可在無額外電壓源的情況下實現5種不同的閾值電壓控制模式。此外，通過不同厚度、不同種類的頂部與底部柵極介質層的分別選取、不同種類的頂部與底部柵極金屬層的分別選取，可以實現器件閾值電壓的自由調節，極大提升了電路設計的靈活性。

發明內容

本發明提出了一種具備三個獨立柵極結構的新型FinFET器件的多閾值電壓調控方法，所述新型FinFET器件包括：襯底；氧化物層，其位于所述襯底的表面；鰭形結構，其位于所述氧化物層的表面，形成中央的溝道區及兩端的源區和漏區；柵極介質層，其垂直設置在所述鰭形結構的溝道區上且包圍所述溝道區；所述柵極介質層包括：設置在所述鰭形結構左側的左側柵極介質層、設置在所述鰭形結構右側的右側柵極介質層、以及設置在所述鰭形結構頂部的頂部柵極介質層；柵極金屬層，其包括：左側柵極金屬層，其位于所述頂部柵極介質層、所述左側柵極介質層及所述氧化物層之間；右側柵極金屬層，其位于所述頂部柵極介質層、所述右側柵極介質層及所述氧化物層之間；頂部柵極金屬層，其位于所述頂部柵極介質層的上方；及側墻，其設置在所述柵極介質層與所述柵極金屬層的兩側；在無額外電壓源的情況下，對所述左側柵極金屬層、所述右側柵極金屬層、所述頂部柵極金屬層分別施加電源電壓或接地，實現五種不同的閾值電壓控制模式。

本發明提出的所述多閾值電壓調控方法中，所述左側柵極介質層與所述右側柵極介質層的介質層材料相同，所述頂部柵極介質層與所述左側柵極介質層、所述右側柵極介質層的介質層材料相同或不同，以此實現對閾值電壓的調控。

本發明提出的所述多閾值電壓調控方法中，所述左側柵極介質層與所述右側柵極介質層的介質層厚度相同，所述頂部柵極介質層與所述左側柵極介質層、所述右側柵極介質層的介質層厚度相同或不同，以此實現對閾值電壓的調控。

本發明提出的所述多閾值電壓調控方法中，所述左側柵極金屬層與所述右側柵極金屬層的金屬層材料相同，所述頂部柵極金屬層與所述左側柵極金屬層、所述右側柵極金屬層的金屬層材料相同或不同，以此實現對閾值電壓的調控。

本發明的有益效果在于：本發明提出的能夠實現多個閾值電壓控制模式并且具備三個獨立柵極結構的新型FinFET器件，可在無額外電壓源的情況下實現5種不同的閾值電壓控制模式。此外，通過對不同厚度、不同種類材料的頂部與底部柵極介質層的分別選取、不同種類材料的頂部與底部柵極金屬層的分別選取，可以實現器件閾值電壓的自由調節，極大提升了電路設計的靈活性。

附圖說明

圖1是依照本發明制造具備三個獨立柵極結構的新型FinFET器件的方法步驟一所制造的成品示意圖。

圖2是依照本發明制造具備三個獨立柵極結構的新型FinFET器件的方法步驟二所制造的成品示意圖。

圖3是依照本發明制造具備三個獨立柵極結構的新型FinFET器件的方法步驟三所制造的成品示意圖。