[發(fā)明專利]半導(dǎo)體裝置及其制造方法

有效

• 申請?zhí)枺?/td>: 201710222205.8
• 申請日: 2017-04-07
• 公開（公告）號: CN108695382B
• 公開（公告）日: 2021-07-06
• 發(fā)明（設(shè)計）人: 神兆旭;卑多慧
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L29/775
• 分類號: H01L29/775;H01L29/78;H01L29/423;H01L21/335;H01L21/336
• 代理公司: 中國貿(mào)促會專利商標(biāo)事務(wù)所有限公司 11038
• 代理人: 曲瑞

本申請公開了一種半導(dǎo)體裝置及其制造方法，涉及半導(dǎo)體技術(shù)領(lǐng)域。其中，方法包括：提供襯底結(jié)構(gòu)，襯底結(jié)構(gòu)包括襯底和在襯底上基本垂直的半導(dǎo)體柱；在襯底結(jié)構(gòu)的表面上依次形成第一保護(hù)層和第二保護(hù)層；對第二保護(hù)層進(jìn)行刻蝕，以使得在襯底之上的第一保護(hù)層和在半導(dǎo)體柱的上表面上的第一保護(hù)層暴露；去除暴露的第一保護(hù)層，以使得襯底的表面和半導(dǎo)體柱的下部暴露；去除剩余的第二保護(hù)層；在襯底的表面上形成與半導(dǎo)體柱的下部接觸的第一接觸材料層。本申請引入了第一保護(hù)層和第二保護(hù)層，一方面，半導(dǎo)體柱的側(cè)壁上不會形成第一接觸材料層，另一方面，第一接觸材料層形成在襯底的表面并且與半導(dǎo)體柱的下部接觸，從而不會增大源極的串聯(lián)電阻。

技術(shù)領(lǐng)域

本申請涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體裝置及其制造方法，更具體地，涉及一種垂直晶體管及其制造方法。

背景技術(shù)

隨著半導(dǎo)體工藝的發(fā)展，金屬氧化物半導(dǎo)體場效應(yīng)晶體管(Metal OxideSemiconductor Field Effect Transistor，MOSFET)的關(guān)鍵尺寸越來越小，短溝道效應(yīng)(Short Channel Effect，SCE)成為影響器件性能的一個重要因素。鰭式場效應(yīng)晶體管(FinField Effect Transistor，F(xiàn)inFET)具有比平面MOSFET更好的柵控能力，而柵極全包圍(Gate-All-Around，GAA)器件比FinFET的柵控能力更好，能夠更有效地抑制短溝道效應(yīng)。

GAA器件的一個例子為納米線垂直晶體管。

現(xiàn)有的一種納米線垂直晶體管的制造方法中，如圖1A所示，在襯底101上形成納米線102后，通過各向異性沉積的方式在襯底101和納米線102的上表面形成接觸材料103。然而，接觸材料103不可避免地會形成在納米線102的側(cè)壁上，從而與納米線102反應(yīng)形成金屬硅化物，金屬硅化物的存在會影響納米線作為溝道的正常性能，從而影響器件的性能。

現(xiàn)有的另一種納米線垂直晶體管的制造方法中，如圖1B所示，在襯底101上形成納米線102后，先在納米線102的側(cè)壁上形成柵極電介質(zhì)層104，然后通過各向異性沉積的方式在襯底101和納米線102的上表面形成接觸材料103。這種方法雖然能夠避免在納米線102的側(cè)壁上形成接觸材料103，但是由于接觸材料103不會與納米線102的底部接觸，因此金屬硅化物105只形成在襯底101中而不會形成在納米線102的底部，這會增大源極的串聯(lián)電阻。

發(fā)明內(nèi)容

本申請的發(fā)明人發(fā)現(xiàn)了上述現(xiàn)有技術(shù)中存在的問題，并針對上述問題中的至少一個問題提出了本申請。

根據(jù)本申請的一方面，提供了一種半導(dǎo)體裝置的制造方法，包括：提供襯底結(jié)構(gòu)，所述襯底結(jié)構(gòu)包括襯底和在所述襯底上基本垂直的半導(dǎo)體柱；在所述襯底結(jié)構(gòu)的表面上依次形成第一保護(hù)層和第二保護(hù)層；對所述第二保護(hù)層進(jìn)行刻蝕，以使得在所述襯底之上的第一保護(hù)層和在所述半導(dǎo)體柱的上表面上的第一保護(hù)層暴露；去除暴露的第一保護(hù)層，以使得所述襯底的表面和所述半導(dǎo)體柱的下部暴露；去除剩余的第二保護(hù)層；以及在所述襯底的表面上形成與所述半導(dǎo)體柱的下部接觸的第一接觸材料層。

在一個實施例中，所述襯底結(jié)構(gòu)還包括在所述襯底未被所述半導(dǎo)體柱覆蓋的區(qū)域上的絕緣層；所述去除暴露的第一保護(hù)層的步驟包括去除所述絕緣層。

在一個實施例中，所述半導(dǎo)體柱包括半導(dǎo)體層和在所述半導(dǎo)體層之上的硬掩模層；在形成所述第一接觸材料層之前，所述方法還包括：去除所述硬掩模層。

在一個實施例中，所述半導(dǎo)體柱還包括在所述半導(dǎo)體層與所述硬掩模層之間的緩沖層。

在一個實施例中，所述第一保護(hù)層包括硅的氧化物；所述第二保護(hù)層包括硅的氮化物。

在一個實施例中，所述方法還包括：去除剩余的第一保護(hù)層。