[發(fā)明專利]無需重新鎖定的快速頻率變化的DLL校準方法

在審

• 申請?zhí)枺?/td>: 201710214287.1
• 申請日: 2017-04-01
• 公開（公告）號: CN107302354A
• 公開（公告）日: 2017-10-27
• 發(fā)明（設(shè)計）人: 穆罕默德·納摩;羅伯·阿伯特
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H03L7/08
• 分類號: H03L7/08
• 代理公司: 北京德恒律治知識產(chǎn)權(quán)代理有限公司11409
• 代理人: 章社杲,李偉

技術(shù)領(lǐng)域

本發(fā)明實施例涉及無需重新鎖定的快速頻率變化的DLL校準方法。

背景技術(shù)

DDR代表雙倍數(shù)據(jù)速率。當每次發(fā)出諸如時鐘、命令、地址和數(shù)據(jù)信號等各種信號時，物理DDR接口(PHY)使用精確計時而被實施。入射信號也被延遲捕獲。在一些現(xiàn)有的方法中，延遲線路用于延遲這種信號。延遲線路對制造過程偏差、電源電壓偏差和溫度(PVT)偏差進行補償。

在DDR PHY的高速操作中，比如在每秒千兆位范圍的操作中，延遲鎖定回路用于校準延遲線。使用不同的校準方式。例如，一旦當電路初始化時，就會執(zhí)行校準，或當信號在電路操作期間漂移時，就會在電路操作期間持續(xù)執(zhí)行校準。進一步，當在印刷電路板、板工件上制造具有DDR接口和相關(guān)電路的半導(dǎo)體芯片，也補償了比如軌跡長度不匹配。

在一些發(fā)明中，高性能和低功耗模式之間的切換涉及更改操作頻率。當DDR接口的操作頻率改變時，延遲鎖定回路重鎖至新時鐘頻率和鎖定至新時鐘頻率的操作可以獲得數(shù)以千計的時鐘周期。

發(fā)明內(nèi)容

根據(jù)本發(fā)明的一些實施例，提供了一種延遲電路，包括：延遲線，被配置為通過在輸入信號上施加延遲值來輸出輸出信號；運算單元，被配置為基于延遲代碼計算針對所述延遲值的控制代碼；延遲鎖定回路(DLL)，被配置為基于時鐘信號產(chǎn)生所述延遲代碼；以及控制器，被配置為當所述時鐘信號以第一頻率運行時，暫停所述DLL的操作，當所述DLL暫停時，基于第二頻率設(shè)置所述DLL運行，及當所述時鐘信號以第二頻率運行時，恢復(fù)所述DLL的操作。

根據(jù)本發(fā)明的另一些實施例，還提供了一種在延遲電路中運行延遲鎖定回路(DLL)的方法，包括：當時鐘信號以第一頻率運行時，暫停所述DLL；基于第一數(shù)值和第二數(shù)值重新配置所述DLL，以響應(yīng)以與所述第一頻率不同的第二頻率運行的所述時鐘信號；以及在所述時鐘信號以所述第二頻率運行之后，基于所述第一數(shù)值和第二數(shù)值激活所述DLL。

根據(jù)本發(fā)明的又一些實施例，還提供了一種延遲鎖定回路(DLL)，被配置為基于具有第一頻率或第二頻率的時鐘信號進行操作，包括：邏輯器件，被配置為產(chǎn)生頻率控制值，以基于第一頻率或第二頻率產(chǎn)生延遲代碼，及暫停一持續(xù)時間的操作，以響應(yīng)指示將所述時鐘信號從第一頻率改變?yōu)樗龅诙l率的信號；數(shù)控振蕩器(DCO)，被配置為基于所述頻率控制值產(chǎn)生參考信號；第一分頻器，被配置為：接收第一數(shù)值和第二數(shù)值；以及當所述時鐘信號具有所述第一頻率時，基于所述第一數(shù)值分頻所述參考信號，以及當所述時鐘信號具有所述第二頻率時，基于所述第二數(shù)值分頻所述參考信號；第二分頻器，被配置為：接收第三數(shù)值和第四數(shù)值；和當所述時鐘信號具有所述第一頻率時，基于所述第三數(shù)值分頻所述時鐘信號，及當所述時鐘信號具有所述第二頻率時，基于所述第四數(shù)值分頻所述時鐘信號；以及頻率檢測器，被配置為比較所述分頻參考信號和所述分頻時鐘信號。

附圖說明

結(jié)合附圖閱讀以下詳細說明，可更好地理解本公開的各方面。應(yīng)注意到，根據(jù)本行業(yè)中的標準慣例，各種功能件未按比例繪制。實際上，為論述清楚，各功能件的尺寸可任意增加或減少。

圖1是根據(jù)一些實施例延遲電路的框圖。

圖2是根據(jù)一些實施例控制延遲鎖定回路(DLL)電路以在新操作頻率上維持鎖定的方法的流程圖。

圖3是根據(jù)一些實施例通過DLL電路以新操作頻率維持鎖定實施的方法的流程圖。

圖4是根據(jù)一些實施例在延遲電路的電路中的各種信號的曲線圖。

具體實施方式

以下公開提供不同的實施例或示例，用于實施所提供的主題的功能。組件及設(shè)置的具體示例描述如下，以簡化本公開。當然，這些僅僅是示例，并非旨在限制本發(fā)明。例如，在以下描述中，在第二部件或其上方形成的第一部件可能包含實施例，所述第一、第二部件在直接接觸上形成，及可能在第一、第二部件之間形成，這樣第一、第二部件可能不直接接觸。此外，本公開可能在各種示例中重復(fù)參考數(shù)字和/或字母。這種重復(fù)是出于簡潔與清晰目的，其本身并不表示所論述的各種實施例和/或構(gòu)造間存在關(guān)系。

數(shù)控振蕩器(DCO)和相位調(diào)整機制被用于延遲鎖定回路(DLL)。DLL包含快速頻率校準方法，其能夠使DLL基于操作頻率改變延遲而無需執(zhí)行重鎖操作的頻率。校準方法允許DLL被鎖定至第一時鐘頻率并快速轉(zhuǎn)換至第二時鐘頻率，從而允許該器件進入并存在不同性能模式以節(jié)省電力。此外，因為DLL不要求頻率重鎖操作，所以系統(tǒng)有更多的機會利用低功耗模式而無負面影響的性能。