[發明專利]接收端信號獲取方法及裝置

在審

• 申請號: 201710210801.4
• 申請日: 2017-03-31
• 公開（公告）號: CN107064675A
• 公開（公告）日: 2017-08-18
• 發明（設計）人: 吳鍵;余青旺;王熠
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G01R31/00
• 分類號: G01R31/00
• 代理公司: 北京同立鈞成知識產權代理有限公司11205
• 代理人: 宋揚,劉芳

技術領域

本申請涉及電子技術，尤其涉及一種接收端信號獲取方法及裝置。

背景技術

隨著終端設備中系統級芯片(System on Chip，SoC)的高速總線接口信號速率越來越高，如并行總線接口的信號速率從3.733Gbps提高至6.4Gbps，為了保證SoC發送的信號經過傳輸鏈路后，接收端接收到的信號有良好的性能，信號完整性測試越來越重要。在信號完整性測試中，需要準確獲得接收端的信號。

圖1為現有技術中獲取接收端信號的結構示意圖。如圖1所示，在SoC 11與接收端器件12之間加入了連接板(Interposer)13。示例性地，接收端器件12可以是動態隨機存儲器(Dynamic Random Access Memory，DRAM)。在圖1中，有4個連接焊點：14、15、16及17。為了進行信號完整性的測試，獲取到連接焊點15所表示的理想測試點的信號即可進行測試，但由于焊點的存在而無法直接獲取連接焊點15的信號。因此，實際操作中，是先獲取到實際測試點20的信號，之后，基于兩端口的去嵌算法，對測試鏈路21進行補償之后，獲取到近似測試點18的信號，認為近似測試點18的信號即為連接焊點15的信號。

但是，上述方法中，由于信號從SoC流出后，經過鏈路19、近似測試點18之后，信號沿著兩個方向流入連接焊點15以及實際測試點20。即，在實際測試點20中，信號是處于流出的方向。此時，采用去嵌算法對從實際測試點20獲取到的信號進行補償之后，并不能認為其是近似測試點18接收到的信號，即實際測試點20的信號與近似測試點18的信號之間存在誤差；除此之外，也不能認為近似測試點18的接收到的信號是連接焊點15接收到的信號，兩者也存在誤差。因此，通過現有技術中的方法獲取到的接收端的信號誤差較大，信號完整性的測試準確性較低。

發明內容

本申請提供一種接收端信號獲取方法及裝置，以減小獲取到的接收端信號的誤差，進而，提高信號完整性的測試準確性。

第一方面，本申請提供一種接收端信號獲取方法，獲取到的接收端信號可以用于信號完整性測試。該方法包括：通過測試探頭獲取測試端口的信號；其中，測試端口位于與系統級芯片SoC和接收端器件分別連接的連接板上；根據SoC的阻抗信息、接收端器件的阻抗信息、測試探頭的阻抗信息以及連接板的無源鏈路通道模型獲取傳輸網絡模型；根據測試端口的信號以及傳輸網絡模型獲取接收端信號。實現了在獲取接收端信號的過程中，根據SoC的阻抗信息、接收端器件的阻抗信息、測試探頭的阻抗信息以及連接板的無源鏈路通道模型確定傳輸網絡模型，再利用該傳輸網絡模型和測試端口的信號確定接收端信號，相較于現有的根據兩端口的去嵌算法，對測試鏈路進行補償以獲取接收端信號的方法，本申請提供的接收端信號獲取方法考慮到了SoC的阻抗信息、接收端器件的阻抗信號以及測試探頭的阻抗信息，使得經過傳輸網絡模型處理的測試端口的信號與理想測試點的信號非常接近，從而，減小了獲取到的接收端信號的誤差，進而，提高了信號完整性的測試準確性。

在第一方面的一種可能的實現方式中，根據SoC的阻抗信息、接收端器件的阻抗信息、測試探頭的阻抗信息以及連接板的無源鏈路通道模型獲取傳輸網絡模型，包括：獲取SoC的IO負載模型以及SoC的封裝模型，根據SoC的IO負載模型以及SoC的封裝模型確定SoC的阻抗信息；獲取接收端器件的IO負載模型以及接收端器件的封裝模型，根據接收端器件的IO負載模型以及接收端器件的封裝模型確定接收端器件的阻抗信息；獲取測試探頭的模型，根據測試探頭的模型確定測試探頭的阻抗信息；將SoC的阻抗信息、接收端器件的阻抗信息、測試探頭的阻抗信息以及連接板的無源鏈路通道模型進行混合，得到傳輸網絡模型。

在第一方面的一種可能的實現方式中，根據測試端口的信號以及傳輸網絡模型獲取接收端信號，包括：

采用傅里葉變換將測試端口的信號變換為頻域信號；