[發明專利]半導體襯底的防漏電方法在審
| 申請號： | 201710209971.0 | 申請日： | 2017-03-31 |
| 公開（公告）號： | CN106960782A | 公開（公告）日： | 2017-07-18 |
| 發明（設計）人： | 劉龍平;劉凱哲;劉建華 | 申請（專利權）人： | 上海先進半導體制造股份有限公司 |
| 主分類號： | H01L21/02 | 分類號： | H01L21/02;H01L29/06 |
| 代理公司： | 上海弼興律師事務所31283 | 代理人： | 薛琦,羅朗 |
| 地址： | 200233 *** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 半導體 襯底 漏電 方法 | ||
1.一種半導體襯底的防漏電方法，其特征在于，所述防漏電方法包括以下步驟：
S1、對P+型襯底進行脫氧處理；
S2、對經過脫氧處理的P+型襯底進行硅成核處理；
S3、在經過硅成核處理的P+型襯底上生長N型外延層來形成PN結。
2.如權利要求1所述的防漏電方法，其特征在于，在步驟S1中，對P+型襯底在1100℃～1300℃的溫度范圍中進行脫氧處理。
3.如權利要求1所述的防漏電方法，其特征在于，在步驟S2中，對P+型襯底在950℃～1100℃的溫度范圍中進行硅成核處理。
4.如權利要求1所述的防漏電方法，其特征在于，在步驟S3中，在950℃～1100℃的溫度范圍下，在P+型襯底上生長N型外延層來形成PN結。
5.如權利要求1所述的防漏電方法，其特征在于，從對P+型襯底進行脫氧處理到形成PN結的總處理時間范圍為80分鐘～100分鐘。
6.如權利要求1所述的防漏電方法，其特征在于，在步驟S3中，經過硅成核處理后在P+型襯底上形成無缺陷硅表面區，在所述無缺陷硅表面區上生長N型外延層來形成PN結。
7.如權利要求6中任意一項所述的防漏電方法，其特征在于，所述P+型襯底的厚度范圍為650μm～750μm，所述無缺陷硅表面區的厚度范圍為15μm～25μm。
8.如權利要求1～7中任意一項所述的防漏電方法，其特征在于，在步驟S3中，所述PN結用于制造TVS二極管。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海先進半導體制造股份有限公司，未經上海先進半導體制造股份有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201710209971.0/1.html，轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
