[發(fā)明專利]一種數(shù)字多道脈沖幅度分析器的硬件電路設(shè)計(jì)方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201710206742.3
• 申請(qǐng)日: 2017-03-31
• 公開（公告）號(hào): CN107817512A
• 公開（公告）日: 2018-03-20
• 發(fā)明（設(shè)計(jì)）人: 劉召貴;李勝輝;黃沖
• 申請(qǐng)（專利權(quán)）人: 江蘇天瑞儀器股份有限公司
• 主分類號(hào): G01T1/36
• 分類號(hào): G01T1/36
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種數(shù)字多道脈沖幅度分析器的硬件電路設(shè)計(jì)方法，其特征在于,包括：模擬前端、A/D轉(zhuǎn)換器、FPGA芯片、EMIF接口、DSP系統(tǒng)、SDRAM、串口、FLASH、USB、USB接口和計(jì)算機(jī)，步驟如下：

經(jīng)過前端處理后的核脈沖模擬信號(hào)送入到高速所述A/D轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換，所述A/D轉(zhuǎn)換器在所述FPGA的控制下將模數(shù)轉(zhuǎn)換后的數(shù)字信號(hào)送入到所述FPGA，經(jīng)過濾波預(yù)處理后送入所述FPGA外擴(kuò)的所述SDRAM里面緩存起來，然后再送入所述DSP系統(tǒng)對(duì)數(shù)字化核脈沖信號(hào)進(jìn)行極零相消、梯形成形和峰值檢測(cè)處理得到核脈沖峰值，最后將取出的核脈沖峰值通過所述DSP系統(tǒng)自帶的所述USB接口送到計(jì)算機(jī)上做譜分析處理。

2.根據(jù)權(quán)利要求1所述的一種數(shù)字多道脈沖幅度分析器的硬件電路設(shè)計(jì)方法，其特征在于，從探測(cè)器輸出的信號(hào)經(jīng)過初步放大處理后送入所述模擬前端及數(shù)據(jù)采集部分。

3.信號(hào)經(jīng)過極零相消電路后送入低噪所述OPA642對(duì)信號(hào)進(jìn)行放大，送入所述A/D芯片所述ADS807E中完成模數(shù)轉(zhuǎn)換，所述ADS807E在FPGA的控制下進(jìn)行A/D轉(zhuǎn)換。

4.根據(jù)權(quán)利要求1所述的一種數(shù)字多道脈沖幅度分析器的硬件電路設(shè)計(jì)方法，其特征在于，所述FPGA芯片是所述EP1C3TC144，主要完成數(shù)據(jù)的采集、數(shù)字濾波處理、數(shù)據(jù)緩沖、以及與所述DSP的數(shù)據(jù)通信。

5.根據(jù)權(quán)利要求1所述的一種數(shù)字多道脈沖幅度分析器的硬件電路設(shè)計(jì)方法，其特征在于， 所述FPGA芯片輸出的數(shù)據(jù)以DＭＡ的方式送入所述DSP外擴(kuò)的大容量系統(tǒng)所述SDRAM存儲(chǔ)器中，所述DSP主程序完成數(shù)據(jù)算法。

6.根據(jù)權(quán)利要求1所述的一種數(shù)字多道脈沖幅度分析器的硬件電路設(shè)計(jì)方法，其特征在于，在所述DSP中完成的算法數(shù)據(jù)經(jīng)過ＵSB接口送入到PC機(jī)中對(duì)數(shù)據(jù)進(jìn)行進(jìn)一步處理。