[發明專利]半導體裝置及半導體裝置的制造方法

在審

• 申請號: 201710205696.5
• 申請日: 2017-03-31
• 公開（公告）號: CN107393951A
• 公開（公告）日: 2017-11-24
• 發明（設計）人: 菅井勇;西村武義
• 申請（專利權）人: 富士電機株式會社
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78;H01L21/336
• 代理公司: 北京銘碩知識產權代理有限公司11286
• 代理人: 孫昌浩,李盛泉

技術領域

本發明涉及半導體裝置及半導體裝置的制造方法。

背景技術

在垂直型MOSFET等半導體裝置中，已知耐壓與導通電阻之間的折衷關系。作為確保耐壓并且進行低導通電阻化的技術，已知超結半導體元件(例如，參照專利文獻1)。

作為相關的現有技術文獻，有下述文獻。

專利文獻1：日本特開平9-266311號公報

專利文獻2：日本特開2013-84899號公報

專利文獻3：日本專利第4696335號公報

專利文獻4：日本特開2010-114152號公報

通常，在超結半導體元件中，在形成超結結構之后形成源極區等MOS結構。因此，由于形成MOS結構時的熱歷程而會引起超結結構中的p型區和n型區的雜質擴散，難以形成良好的超結結構。在微細間距的超結半導體元件中，該課題變得更明顯。

發明內容

在本發明的第一方式中，提供一種半導體裝置。半導體裝置可以具備：半導體基板；第一導電型的漂移區，其形成于半導體基板的上表面側；第二導電型的基極區，其形成于漂移區的上方；以及第一導電型的源極區，其形成于基極區的上方。半導體裝置可以具備以從源極區的上端側貫穿源極區和基極區的方式形成的2個以上的柵極溝槽。半導體裝置還可以具備接觸溝槽，其形成于2個柵極溝槽之間，貫穿源極區且其下端配置于基極區。半導體裝置可以具備第二導電型的突出部，其在與接觸溝槽的下端對置的區域，以向基極區的下端的下側突出的方式形成。從源極區的上端起到突出部的下端為止的深度可以為3μm以上。在與深度方向垂直的橫向上與突出部鄰接的第一導電型的區域的載流子濃度Nd和突出部的載流子濃度Na滿足下式：

【數學式1】

其中，Wc為2個柵極溝槽的間隔，Wt為接觸溝槽的寬度。

從源極區的上端起到突出部的下端為止的深度可以為15μm以下。從接觸溝槽的下端起到突出部的下端為止的深度可以為14.7μm以下。

半導體裝置可以具備第二導電型的高濃度區，其以與接觸溝槽的下端鄰接的方式設置，且其雜質濃度比基極區的雜質濃度高。突出部在基極區的下端的寬度可以為接觸溝槽的寬度的0.9倍以上且1.1倍以下。

半導體裝置可以具備第一導電型區，其以與至少一個柵極溝槽的下端和突出部鄰接的方式形成，且其雜質濃度比漂移區的雜質濃度高。半導體裝置可以具備第一導電型的中間區域，其在第一導電型區與基極區之間以與柵極溝槽鄰接的方式形成，且雜質濃度比第一導電型區的雜質濃度低。中間區域的雜質濃度可以與漂移區的雜質濃度相等。突出部的下端與第一導電型區的下端可以配置在相同的深度位置。

半導體裝置可以具備形成于柵極溝槽的內壁的柵極絕緣膜和在柵極溝槽的內部被柵極絕緣膜包圍的柵極導電部。柵極絕緣膜的形成于柵極溝槽的下端的部分可以比形成于柵極溝槽的側壁的部分厚。

從源極區的上端觀察，突出部的下端可以配置在比柵極溝槽的下端深的位置。各個柵極溝槽與突出部之間的距離可以為0.4μm以上。

半導體裝置可以具備形成于源極區的上方的源電極。源電極也可以形成于接觸溝槽的內部。半導體裝置在接觸溝槽的內壁與源電極之間可以具備勢壘金屬(Barrier metal)。

在本發明的第二方式中，提供一種半導體裝置的制造方法。制造方法可以包括在半導體基板的上表面側形成第一導電型的漂移區、第二導電型的基極區、第一導電型的源極區以及貫穿源極區和基極區的2個以上的柵極溝槽的步驟。制造方法可以包括形成接觸溝槽的步驟，所述接觸溝槽在2個柵極溝槽之間貫穿源極區，且其下端配置于基極區。制造方法可以包括從接觸溝槽的下端向基極區的下方進行雜質的注入，在與接觸溝槽的下端對置的區域形成從基極區的下端向下側突出的第二導電型的突出部的步驟。

可以在形成接觸溝槽之前，在源極區的上方形成絕緣膜。可以形成貫穿絕緣膜的接觸溝槽。

制造方法可以包括從柵極溝槽的下端向漂移區進行雜質的注入而形成第一導電型區的步驟，所述第一導電型區與柵極溝槽的下端和突出部鄰接且雜質濃度比漂移區的雜質濃度高。

在形成突出部的步驟中，可以在不同的深度分別進行雜質的注入。從源極區的上端起到突出部的下端為止的深度可以為3μm以上。漂移區的載流子濃度Nd和突出部的載流子濃度Na可以滿足下式。

【數學式1】

應予說明，上述的發明內容未列舉本發明的所有特征。另外，這些特征群的子組合也另外能夠成為發明。

附圖說明