[發明專利]一種用于核電廠DCS系統的基于FPGA的DMA協處理器及方法

有效

• 申請號: 201710204547.7
• 申請日: 2017-03-31
• 公開（公告）號: CN106933542B
• 公開（公告）日: 2019-06-07
• 發明（設計）人: 羅琦;馬權;韓文興;趙洋;余波;孫福海;張文帥;王遠兵;吳志強;劉宏春;周繼翔;肖鵬;劉明星
• 申請（專利權）人: 中國核動力研究設計院
• 主分類號: G06F9/38
• 分類號: G06F9/38;G06F13/28
• 代理公司: 成都行之專利代理事務所(普通合伙) 51220
• 代理人: 王記明

本發明公開了一種用于核電廠DCS系統的基于FPGA的DMA協處理器包括CPU，CPU通過EMIF總線與DMA協處理器互聯，DMA協處理器通過另外兩組EMIF總線分別與Flash，SRAM和GPU連接，其中Flash和GPU存儲設備共享地址總線和數據總線。CPU對DMA協處理器發出DMA指令，并同時以透傳的方式，將上層軟件的圖形組態數據下裝到Flash；將動態數據寫入SRAM；在上電初始化后配置GPU的工作參數。DMA協處理器：包括Flash驅動邏輯、SRAM驅動邏輯、GPU驅動邏輯、數據緩存邏輯以及總線切換邏輯，通過EMIF總線切換為CPU提供訪問Flash、SRAM或GPU的通道。

技術領域

本發明涉及一種協處理器設計，具體涉及一種用于核電廠DCS系統的基于FPGA的DMA協處理器及其方法。

背景技術

在核電廠中，應用DCS將現場的信息通過計算機網絡連到電廠的控制系統，從而使得電廠操作人員通過DCS對全廠各個部分的設備進行集中監視、控制與管理。同時使生產運行、管理、維修、安全保衛、計劃調度及行政等部門都可以及時有效地獲得并利用這些信息，實現全廠信息共享，極大地提高了核電廠運行的管理效率。由此可見，這個作為電廠“大腦”和“神經系統”的科學管理系統是主線工作的關鍵因素，安全級顯示單元是核電廠DCS平臺的重要組成部分，用于實現現場數據顯示及控制輸入。安全級顯示單元中存在較多的圖形顯示需求。目前，較為普遍的圖形顯示是由CPU直接驅動相關的顯示設備來實現。在核電廠安全級DCS平臺下，安全顯示站主控制CPU需要完成較多任務，而圖形顯示由于數據量大，嚴重占用CPU時間，導致系統的實時性降低，圖形顯示效果差，難以滿足核電廠DCS平臺的要求。

所以急需設計一種能有效地提高系統實時性能和圖形顯示效果的協處理器及其方法。

發明內容

本發明所要解決的技術問題是有效地提高系統實時性能和圖形顯示效果，目的在于提供一種用于核電廠DCS系統的基于FPGA的DMA協處理器，解決有效地提高系統實時性能和圖形顯示效果的問題。

本發明通過下述技術方案實現：

一種用于核電廠DCS系統的基于FPGA的DMA協處理器，包括CPU，CPU通過EMIF總線與DMA協處理器互聯，DMA協處理器通過另外兩組EMIF總線分別與Flash，SRAM和GPU連接，其中Flash和GPU存儲設備共享地址總線和數據總線。DMA協處理器利用其IO端口配置靈活的優點，擴展出來兩組EMIF總線，分別用于連接Flash，SRAM和GPU。基于本發明的DMA協處理器，由于FPGA具有比基于CPU的軟件更高效的時序控制機制，使得圖形顯示的刷新速度和刷新效果得到了顯著提升。同時，DMA協處理器與主CPU并行執行，使主CPU減少了在圖形顯示方面的時間開銷，提高了主CPU響應其他事務的能力，系統實時性得到提高，解決了需要有效地提高系統實時性能和圖形顯示效果這一問題。

所述CPU對DMA協處理器發出DMA指令，并同時以透傳的方式，將上層軟件的圖形組態數據下裝到Flash；將動態數據寫入SRAM；在上電初始化后配置GPU的工作參數。運行過程中，DMA協處理器根據主CPU的DMA指令，將Flash中存儲的靜態圖形數據復制到SRAM，然后主CPU將動態數據寫入SRAM。動態數據和靜態圖形數據在SRAM中合成后，DMA協處理器再次根據主CPU的DMA指令將SRAM中的數據復制到GPU中，實現圖形顯示更新。