[發明專利]基于EJTAG的MIPS處理器調試方法及系統

有效

• 申請號: 201710203880.6
• 申請日: 2017-03-30
• 公開（公告）號: CN108664387B
• 公開（公告）日: 2021-07-23
• 發明（設計）人: 喬崇
• 申請（專利權）人: 龍芯中科技術股份有限公司
• 主分類號: G06F11/36
• 分類號: G06F11/36;G06F9/30;G06F5/06;G06F13/42
• 代理公司: 北京蘭亭信通知識產權代理有限公司 11667
• 代理人: 趙永剛

1.一種基于EJTAG的MIPS處理器調試方法，其特征在于，包括：

終端將待執行的調試代碼轉換成指令寄存器IR和數據寄存器DR讀寫序列，并通過USB接口以USB包的形式發送給帶USB接口的微控制芯片；

所述帶USB接口的微控制芯片將所述終端發過來的USB包發送給FPGA芯片，其中，所述FPGA芯片中包括MIPS處理器邏輯和EJTAG轉換邏輯，所述MIPS處理器邏輯包括對dmseg的讀操作和對dmseg的寫操作，所述EJTAG轉換邏輯為：EJTAG接口利用JTAG的TAP訪問方式，將IR和DR的讀寫命令轉換成EJTAG信號或者將測試數據轉換成并行數據傳入或者傳出處理器核；

所述FPGA芯片通過MIPS處理器邏輯將所述帶USB接口的微控制芯片發送來的USB包轉換成IR和DR的讀寫命令，通過EJTAG轉換邏輯將所述IR和DR的讀寫命令轉換成EJTAG信號發送到EJTAG插槽以及將從EJTAG插槽返回的測試數據輸出再轉換成并行數據，通過MIPS處理器邏輯將所述并行數據轉換為USB包返回給所述帶USB接口的微控制芯片；

所述帶USB接口的微控制芯片將所述FPGA芯片返回的USB包發送給所述終端；

所述終端將所述USB包中的返回數據轉換成調試代碼執行結果。

2.根據權利要求1所述的方法，其特征在于，所述帶USB接口的微控制芯片將所述終端發過來的USB包發送給FPGA芯片包括：所述帶USB接口的微控制芯片將所述終端發過來的USB包以FIFO的方式發送給FPGA芯片。

3.根據權利要求1所述的方法，其特征在于，所述IR和DR讀寫序列為對EJTAG的ADDRESS、DATA和CONTROL三個寄存器的IR和DR讀寫序列。

4.根據權利要求1所述的方法，其特征在于，所述EJTAG轉換邏輯包括狀態機轉換和并串/串并轉換。

5.一種基于EJTAG的MIPS處理器調試系統，其特征在于，包括終端、帶USB接口的微控制芯片和FPGA芯片，所述FPGA芯片包括MIPS處理器邏輯和EJTAG轉換邏輯，所述MIPS處理器邏輯包括對dmseg的讀操作和對dmseg的寫操作，所述EJTAG轉換邏輯為：EJTAG接口利用JTAG的TAP訪問方式，將IR和DR的讀寫命令轉換成EJTAG信號或者將測試數據轉換成并行數據傳入或者傳出處理器核；其中，

所述終端，用于將待執行的調試代碼轉換成IR和DR讀寫序列并通過USB接口以USB包的形式發送給所述帶USB接口的微控制芯片，以及接收所述帶USB接口的微控制芯片返回的USB包，將所述USB包中的返回數據轉換成調試代碼執行結果；

所述帶USB接口的微控制芯片，用于將所述終端發過來的USB包發送給所述FPGA芯片，以及將所述FPGA芯片返回的USB包發送給所述終端；

所述FPGA芯片，用于通過MIPS處理器邏輯將所述帶USB接口的微控制芯片發送來的USB包轉換成IR和DR的讀寫命令，通過EJTAG轉換邏輯將所述IR和DR的讀寫命令轉換成EJTAG信號發送到EJTAG插槽以及將從EJTAG插槽返回的測試數據輸出再轉換成并行數據，通過MIPS處理器邏輯將所述并行數據轉換為USB包返回給所述帶USB接口的微控制芯片。

6.根據權利要求5所述的系統，其特征在于，所述帶USB接口的微控制芯片，用于將所述終端發過來的USB包以FIFO的方式發送給FPGA芯片。

7.根據權利要求5所述的系統，其特征在于，所述IR和DR讀寫序列為對EJTAG的ADDRESS、DATA和CONTROL三個寄存器的IR和DR讀寫序列。

8.根據權利要求5所述的系統，其特征在于，所述EJTAG轉換邏輯包括狀態機轉換和并串/串并轉換。