[發明專利]半導體存儲器件和制造該半導體存儲器件的方法

有效

• 申請號: 201710202971.8
• 申請日: 2017-03-30
• 公開（公告）號: CN108666319B
• 公開（公告）日: 2021-09-28
• 發明（設計）人: 梁宇成
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/11556
• 分類號: H01L27/11556;H01L27/11582
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 弋桂芬

1.一種制造半導體存儲器件的方法，所述方法包括：

制備具有單元陣列區和接觸區的襯底；

在所述襯底上形成薄膜結構，其包括形成由下部隔離區水平地隔離的犧牲膜圖案，以及形成順序地堆疊在所述犧牲膜圖案上的犧牲膜；以及

形成兩個或更多個開口，所述兩個或更多個開口穿透所述薄膜結構以在暴露所述單元陣列區的所述下部隔離區的一部分的同時在一個方向上延伸，

其中所述下部隔離區形成于包括在所述兩個或更多個開口之間的區域的區域中。

2.如權利要求1所述的方法，其中所述兩個或更多個開口中的一個形成為具有比所述下部隔離區的長度長的長度。

3.如權利要求1所述的方法，其中所述兩個或更多個開口中的一個形成為具有等于或窄于所述下部隔離區的寬度的寬度。

4.如權利要求1所述的方法，其中：

形成所述薄膜結構還包括形成初始隔離圖案以填充所述下部隔離區，以及

形成所述兩個或更多個開口包括去除所述初始隔離圖案以形成隔離圖案。

5.如權利要求4所述的方法，其中所述初始隔離圖案由相對于所述犧牲膜具有蝕刻選擇性的絕緣材料形成。

6.如權利要求1所述的方法，還包括，在形成所述兩個或更多個開口之后：

通過去除所述犧牲膜圖案和所述犧牲膜而形成凹入區；以及

在所述凹入區中局部地形成導電圖案。

7.如權利要求6所述的方法，其中形成所述導電圖案包括：

在相應的所述凹入區的內壁中形成數據存儲膜；

形成導電膜以填充所述開口和其中形成有所述數據存儲膜的所述凹入區；

通過去除所述開口中的所述導電膜而形成電極隔離區；以及

在所述電極隔離區中形成電極隔離圖案。

8.如權利要求6所述的方法，其中：

所述凹入區包括通過去除所述犧牲膜圖案形成的下部凹入區以及通過去除所述犧牲膜形成的上部凹入區，以及填充相同高度的所述上部凹入區的所述導電圖案在所述接觸區中彼此連接。

9.如權利要求1所述的方法，在形成所述開口之前，還包括：

形成穿透所述薄膜結構以連接到所述襯底的半導體圖案。

10.如權利要求1所述的方法，還包括在形成所述薄膜結構之后，通過圖案化所述薄膜結構在所述接觸區中形成具有階梯形狀的圖案結構，所述圖案結構暴露所述下部隔離區。

11.一種半導體存儲器件，包括：

襯底，其具有單元陣列區和接觸區；

下部導電圖案，其在所述襯底上；

中間導電圖案，其順序地堆疊在所述下部導電圖案上；

上部導電圖案，其在所述中間導電圖案上；

電極隔離圖案，其在穿過所述下部導電圖案、所述中間導電圖案和所述上部導電圖案的同時在一個方向上彼此間隔開；

隔離圖案，其形成在所述下部導電圖案之間以電隔離所述下部導電圖案，所述隔離圖案被設置于包括在所述電極隔離圖案之間的區域的區域中；以及

半導體圖案，其穿透所述中間導電圖案以連接到所述單元陣列區中的所述襯底。

12.如權利要求11所述的半導體存儲器件，其中所述中間導電圖案的端部分在所述隔離圖案的上部分中彼此連接，所述端部分被布置在離所述襯底相同的距離處。

13.如權利要求11所述的半導體存儲器件，其中所述下部導電圖案通過所述電極隔離圖案和所述隔離圖案彼此電隔離。

14.如權利要求11所述的半導體存儲器件，其中所述隔離圖案具有大于所述電極隔離圖案的寬度的寬度。