[發明專利]用于支持SRIS的PCIe裝置

有效

• 申請號: 201710202171.6
• 申請日: 2017-03-30
• 公開（公告）號: CN107341124B
• 公開（公告）日: 2022-02-08
• 發明（設計）人: 崔光熙;樸大植
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06F13/42
• 分類號: G06F13/42
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 陳曉博;劉燦強

1.一種外圍組件互連高速裝置，其支持具有獨立擴頻時鐘的多個參考時鐘信號，所述外圍組件互連高速裝置包括：

連接器，在連接到外圍組件互連高速主機并被配置為從外圍組件互連高速主機接收第一參考時鐘信號的結構中；

時鐘信號發生器，被配置為產生第二參考時鐘信號；以及

選擇電路，被配置為確定是否通過連接器提供所述第一參考時鐘信號并且基于所述確定的結果將所述第一參考時鐘信號和所述第二參考時鐘信號中的一個發送到收發器，

其中，當所述第一參考時鐘信號被提供到收發器時，選擇電路被配置為將控制信號輸出至時鐘信號發生器以將時鐘信號發生器斷電。

2.根據權利要求1所述的外圍組件互連高速裝置，其中，所述選擇電路包括：

寄存器，被配置為存儲指示數據，所述指示數據指示是否將所述第一參考時鐘信號提供到連接器；

處理器，被配置為基于指示數據產生選擇信號；以及

選擇器，連接到連接器和時鐘信號發生器，選擇器被配置為基于選擇信號向收發器發送所述第一參考時鐘信號或所述第二參考時鐘信號。

3.根據權利要求1所述的外圍組件互連高速裝置，其中，所述選擇電路還被配置為：

將與所述第一參考時鐘信號相關的第一計數值和與所述第二參考時鐘信號相關的第二計數值進行比較；并且

基于所述比較的結果將所述第一參考時鐘信號或所述第二參考時鐘信號發送到收發器。

4.根據權利要求3所述的外圍組件互連高速裝置，所述外圍組件互連高速裝置還包括：

內部時鐘信號發生器，被配置為產生內部時鐘信號，

其中，選擇電路被配置為基于內部時鐘信號來設定所述第一計數值與所述第二計數值之間的比較時刻，

在所述比較時刻比較所述第一計數值與所述第二計數值。

5.根據權利要求4所述的外圍組件互連高速裝置，其中，所述選擇電路被配置為：

當所述第一計數值與所述第二計數值之間的差在所述比較時刻小于期望的參考值時，將所述第一參考時鐘信號發送到收發器；并且

當所述第一計數值與所述第二計數值之間的差在所述比較時刻等于或大于期望的參考值時，將所述第二參考時鐘信號發送到收發器。

6.根據權利要求1所述的外圍組件互連高速裝置，其中，所述選擇電路包括：

第一計數器，被配置為對所述第一參考時鐘信號的切換進行計數以產生第一計數值；

第二計數器，被配置為對所述第二參考時鐘信號的切換進行計數以產生第二計數值；

比較器，被配置為將所述第一計數值與所述第二計數值進行比較，并且根據所述比較結果產生選擇信號；以及

選擇器，被配置為根據選擇信號選擇所述第一參考時鐘信號或所述第二參考時鐘信號，并且將選擇的時鐘信號發送到收發器。

7.根據權利要求6所述的外圍組件互連高速裝置，所述外圍組件互連高速裝置還包括：

內部時鐘信號發生器，被配置為產生內部時鐘信號，

其中，所述比較器被配置為使用內部時鐘信號來設定所述第一計數值與所述第二計數值之間的比較時刻，在所述比較時刻將所述第一計數值與所述第二計數值進行比較，并且產生選擇信號。

8.根據權利要求7所述的外圍組件互連高速裝置，其中，所述選擇電路還包括連接到選擇器和收發器的時鐘門控電路；并且

其中，比較器被配置為產生時鐘使能信號，所述時鐘使能信號使時鐘門控電路禁用直到接收到選擇信號為止。

9.根據權利要求8所述的外圍組件互連高速裝置，其中，所述比較器被配置為：

產生選擇信號以選擇所述第一參考時鐘信號或所述第二參考時鐘信號；

產生時鐘使能信號以使能時鐘門控電路；并且

產生控制信號以使時鐘信號發生器斷電。