[發(fā)明專利]存儲(chǔ)器裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201710201096.1
• 申請(qǐng)日: 2017-03-30
• 公開（公告）號(hào): CN108122574B
• 公開（公告）日: 2023-10-13
• 發(fā)明（設(shè)計(jì)）人: 許國(guó)原
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): G11C11/419
• 分類號(hào): G11C11/419;G11C11/418
• 代理公司: 南京正聯(lián)知識(shí)產(chǎn)權(quán)代理有限公司 32243
• 代理人: 顧伯興

一種存儲(chǔ)器裝置包括：存儲(chǔ)單元，用以存儲(chǔ)數(shù)據(jù)位，所述存儲(chǔ)單元包括至少一個(gè)讀取晶體管，所述至少一個(gè)讀取晶體管用以當(dāng)所述數(shù)據(jù)位被讀取時(shí)形成放電路徑或泄露路徑；導(dǎo)電線，耦合至所述讀取晶體管；以及至少一個(gè)第一跟蹤晶體管，耦合至所述導(dǎo)電線，且用以提供具有第一電流電平的第一電流信號(hào)，所述第一電流電平跟蹤第二電流信號(hào)的第二電流電平，其中所述第二電流信號(hào)是在形成所述放電路徑及所述泄露路徑中的一者時(shí)提供，且其中所述第一電流信號(hào)及所述第二電流信號(hào)用于確定所述數(shù)據(jù)位的邏輯狀態(tài)。

技術(shù)領(lǐng)域

本專利文件中闡述的技術(shù)大體上涉及存儲(chǔ)器技術(shù)，且更具體來說涉及一種可確定數(shù)據(jù)位的邏輯狀態(tài)的存儲(chǔ)器裝置及操作存儲(chǔ)器的方法。

背景技術(shù)

靜態(tài)隨機(jī)存取存儲(chǔ)器(static random access memory，SRAM)裝置非常適合于提供工作數(shù)據(jù)存儲(chǔ)體(例如，處理器的高速緩沖存儲(chǔ)器(cache memory))。最近的系統(tǒng)芯片(system on a chip，SoC)設(shè)計(jì)常常包括一個(gè)、兩個(gè)或更多個(gè)“核心處理器(coreprocessor)”，舉例來說，“核心處理器”為例如數(shù)字信號(hào)處理器(digital signalprocessor)的RISC微處理器或ARM微處理器等預(yù)設(shè)計(jì)處理器。這些核心處理器常常配置有布局在所述處理器附近或相鄰之處的靜態(tài)隨機(jī)存取存儲(chǔ)器單元的一階(L1)高速緩沖存儲(chǔ)器，以使得能夠進(jìn)行快速處理器操作。在許多其中使用雙核心手段的裝置(例如(舉例來說，無線電收發(fā)器集成電路))中，無線電收發(fā)器的核心中的至少一者可被實(shí)作成微處理器核心。可在這類集成電路中使用若干個(gè)靜態(tài)隨機(jī)存取存儲(chǔ)器陣列，每一陣列均包括多個(gè)位單元(bit cell)。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例公開一種存儲(chǔ)器裝置。所述存儲(chǔ)器裝置包括：存儲(chǔ)單元，用以存儲(chǔ)數(shù)據(jù)位，所述存儲(chǔ)單元包括至少一個(gè)讀取晶體管，所述至少一個(gè)讀取晶體管用以當(dāng)所述數(shù)據(jù)位被讀取時(shí)形成放電路徑或泄露路徑；導(dǎo)電線，耦合至所述讀取晶體管；以及至少一個(gè)第一跟蹤晶體管，耦合至所述導(dǎo)電線，且用以提供具有第一電流電平的第一電流信號(hào)，所述第一電流電平跟蹤第二電流信號(hào)的第二電流電平，其中所述第二電流信號(hào)是在形成所述放電路徑及所述泄露路徑中的一者時(shí)提供，且其中所述第一電流信號(hào)及所述第二電流信號(hào)用于確定所述數(shù)據(jù)位的邏輯狀態(tài)。

附圖說明

結(jié)合附圖閱讀以下詳細(xì)說明，會(huì)最好地理解本公開內(nèi)容的各個(gè)方面。應(yīng)注意，各種特征未必按比例繪制。事實(shí)上，為論述清晰起見，可任意增大或減小各種特征的尺寸。

圖1說明根據(jù)某些實(shí)施例的包括與參考電路耦合的存儲(chǔ)器陣列的存儲(chǔ)器裝置的示例性方塊圖。

圖2A及圖2B分別說明根據(jù)某些實(shí)施例的圖1所示存儲(chǔ)器陣列的位單元及參考電路的子參考電路的示例性電路圖。

圖3分別說明根據(jù)某些實(shí)施例的當(dāng)存取圖1所示存儲(chǔ)器裝置100時(shí)放電電流(I_on)的、泄漏電流(I_off)的、及參考電流(I_ref)的示例性電流電平。

圖4說明根據(jù)各種實(shí)施例的用于操作圖1所示存儲(chǔ)器裝置的方法的流程圖。

附圖標(biāo)號(hào)說明

100：存儲(chǔ)器裝置；

102：存儲(chǔ)器陣列；

102-1：位單元/單端存儲(chǔ)位單元；

102-2、102-3、102-4：位單元；

102-7、102-9：位線(BL)/讀取位線(RBL)；

104：參考電路；

104A、104B：子參考電路；

106：輸入/輸出電路；

106A、106B：感測(cè)放大器；