[發明專利]反接保護電路、H橋輸出驅動芯片及該驅動芯片的應用

有效

• 申請號: 201710200641.5
• 申請日: 2017-03-30
• 公開（公告）號: CN106849050B
• 公開（公告）日: 2019-11-15
• 發明（設計）人: 俞鐵剛;管慧
• 申請（專利權）人: 鑫雁電子科技(上海)有限公司
• 主分類號: H02H11/00
• 分類號: H02H11/00
• 代理公司: 33214 杭州豐禾專利事務所有限公司
• 代理人: 王鵬舉<國際申請>=<國際公布>=<進入

本發明涉及集成電路技術領域，具體地說，涉及一種反接保護電路、H橋輸出驅動芯片及該驅動芯片的應用。該反接保護電路用于設于芯片供電端與公共電源端之間，芯片供電端通過一輸出NMOS管向公共電源端提供電壓，芯片供電端還通過一齊納二極管或一阻值足夠大的電阻接入輸出NMOS管的柵極；輸出NMOS管的柵極還通過一控制PMOS管接入一升壓輸出端，升壓輸出端所提供的電壓大于芯片供電端所提供的電壓，控制PMOS管的柵極接入公共電源端。該H橋輸出驅動芯片包括上述的反接保護電路。本發明能夠較佳提升驅動芯片的可靠性且能夠較佳地降低制作成本。

技術領域

本發明涉及集成電路技術領域，具體地說，涉及一種反接保護電路、H橋輸出驅動芯片及該驅動芯片的應用。

背景技術

在風扇驅動，電機驅動等應用場合，經常會采用H橋結構作為輸出驅動電路。傳統的H橋結構一般采用上面兩個是PMOS管，下面兩個是NMOS管，如圖1所示，T1和T3是PMOS管，T2和T4為NMOS管。該種結構中，由于空穴的遷移率比電子遷移率要低，因此需要將T1和T3的面積提升至T2和T4面積的2～3倍左右，而這就大大增加了驅動芯片本身的面積。尤其在對于大功率驅動芯片而言，驅動芯片的面積主要是由輸出管決定，因此只要降低輸出管的面積就能夠使得驅動芯片的面積大大降低，從而使得驅動芯片的制作成本能夠更低進而具有較高的競爭力。

另一方面，由于集成電路芯片在使用過程中，時常會發生電源和地接反的情況。尤其是采用了H橋的輸出結構中，在出現電源反接時，會在輸出結構中流過很大的電流，從而可能導致芯片的燒毀。基于此，是有必要在芯片內部設計一個反接保護電路的。現有H橋反接保護電路一般采用以下兩種方式加以實現：1、在芯片公共接地端和集成電路的接地端之間加入一個有源反接保護電路，該有源反接保護電路通常主要由一NMOS管和相應的柵壓產生電路構成；2、在芯片公共電源端和集成電路的電源端之間加入一個有源反接保護電路，該有源反接保護電路通常主要由一PMOS管和相應的柵壓產生電路構成。但是，在采用上述第“1”種反接保護形式時，會在芯片內部電路的公共接地端產生較多的噪聲，這就會導致芯片性能的下降；而采用上述第“2”種反接保護形式時，由于空穴的遷移率比較低，一般需要采用面積非常大的一個PMOS管來實現反接保護功能，而這就又會導致整個芯片面積的增加，進而增加了制作成本。

發明內容

本發明提供了一種反接保護電路，其能夠克服現有技術的某種或某些缺陷。

根據本發明的反接保護電路，該反接保護電路設于芯片供電端與公共電源端之間，芯片供電端通過一輸出NMOS管向公共電源端提供電壓，芯片供電端還通過一齊納二極管或一阻值足夠大的電阻接入輸出NMOS管的柵極；輸出NMOS管的柵極還通過一控制PMOS管接入一升壓輸出端，升壓輸出端所提供的電壓大于芯片供電端所提供的電壓，控制PMOS管的柵極接入公共電源端。

本發明的反接保護電路中，在采用齊納二極管將芯片供電端接入輸出NMOS管的柵極且當其處與正常工作狀態(未被反接)時，齊納二極管正向導通從而控制輸出NMOS管開啟，此時輸出NMOS管的柵電壓為芯片供電端處的電壓減去齊納二極管的壓降、公共電源端處的電壓為芯片供電端處的電壓減去齊納二極管的壓降再減去輸出NMOS管的開啟電壓；于此同時，又由于升壓輸出端所提供的電壓大于芯片供電端所提供的電壓，故控制PMOS管導通從而將升壓輸出端接入輸出NMOS管的柵極，且齊納二極管會處于關斷狀態，這就使得公共電源端處的電壓能夠基本等于芯片供電端處的電壓；通過該種設計，使得本發明的反接電路不會造成公共電源端處的電壓降低。

本發明的反接保護電路中，在采用阻值足夠大的電阻將芯片供電端接入輸出NMOS管的柵極且當其處與正常工作狀態(未被反接)時，雖然升壓輸出端處的電流會經該阻值足夠大的電阻流入芯片供電端，從而從而導致升壓輸出端處的電壓降低，但是該阻值足夠大的電阻由于其阻值夠大因此該電流可以忽略，對升壓電路的輸出電壓影響也可以忽略，而且相比于采用齊納二極管能夠大幅降低本發明的反接保護電路的制造成本。