[發(fā)明專利]用于無內(nèi)部穩(wěn)壓源集成電路的接反限流結(jié)構(gòu)及方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201710200630.7
• 申請(qǐng)日: 2017-03-30
• 公開（公告）號(hào): CN106847807B
• 公開（公告）日: 2018-11-13
• 發(fā)明（設(shè)計(jì)）人: 郭洋
• 申請(qǐng)（專利權(quán)）人: 鑫雁電子科技（上海）有限公司
• 主分類號(hào): H01L27/02
• 分類號(hào): H01L27/02;H01L23/62
• 代理公司: 杭州豐禾專利事務(wù)所有限公司 33214
• 代理人: 王曉峰

1.用于無內(nèi)部穩(wěn)壓源集成電路的接反限流結(jié)構(gòu)，其特征在于：包括設(shè)于無源器件支路處的第一接反限流電路、設(shè)于NPN管支路處的第二接反限流電路、設(shè)于NMOS管支路處的第三接反限流電路，和設(shè)于PMOS管支路處的第四接反限流電路；第一接反限流電路包括用于去掉N型隔離島的導(dǎo)電位或?qū)型隔離島的導(dǎo)電位與無源器件支路處無源器件電位較高一端進(jìn)行連接的導(dǎo)通通路；第二接反限流電路包括設(shè)于NPN管支路與電源間的PNP管，該P(yáng)NP管的發(fā)射極接入電源，該P(yáng)NP管的集電極接入NPN管支路處NPN管的集電極，該P(yáng)NP管的基極通過一第一電阻接地；第三接反限流電路包括設(shè)于NMOS管支路與電源間的第一PMOS管，第一PMOS管的漏端接入電源，第一PMOS管的源端接入NMOS管支路處NMOS管的漏端，第一PMOS管的柵極通過一第二電阻接地，第一PMOS管的襯底接入自身的源端；第四接反限流電路包括設(shè)于PMOS管支路與電源間的第二PMOS管，第二PMOS管的漏端接入電源，第二PMOS管的源端接入PMOS管支路處PMOS管的漏端，第二PMOS管的柵極通過一第三電阻接地，第二PMOS管的襯底接入自身的源端。

2.用于無內(nèi)部穩(wěn)壓源集成電路的接反限流方法，其在該無內(nèi)部穩(wěn)壓源集成電路的每個(gè)支路處均單獨(dú)地設(shè)置接反限流電路；對(duì)于無源器件支路，通過一導(dǎo)通支路將N型隔離島的導(dǎo)電位去掉或與無源器件支路處無源器件電位較高一端進(jìn)行連接；對(duì)于NPN管支路，在該NPN管支路的NPN管與電源間設(shè)置一PNP管，并將該P(yáng)NP管的發(fā)射極接入電源，將該P(yáng)NP管的集電極接入NPN管支路處NPN管的集電極，將該P(yáng)NP管的基極通過一第一電阻接地；

對(duì)于NMOS管支路，在該NMOS管支路與電源間設(shè)置一第一PMOS管，并將第一PMOS管的漏端接入電源，將第一PMOS管的源端接入NMOS管支路處NMOS管的漏端，將第一PMOS管的柵極通過一第二電阻接地，將第一PMOS管的襯底接入自身的源端；對(duì)于PMOS管支路，在該P(yáng)MOS管支路與電源間設(shè)置第二PMOS管，并將第二PMOS管的漏端接入電源，將第二PMOS管的源端接入PMOS管支路處PMOS管的漏端，將第二PMOS管的柵極通過一第三電阻接地，將第二PMOS管的襯底接入自身的源端。