[發明專利]薄膜晶體管液晶顯示面板的制造方法

在審

• 申請號: 201710199321.2
• 申請日: 2017-03-29
• 公開（公告）號: CN106707651A
• 公開（公告）日: 2017-05-24
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 肇慶端州湖水機電科技有限公司
• 主分類號: G02F1/1362
• 分類號: G02F1/1362;G02F1/1368;G02F1/1343
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及液晶顯示器制造技術領域，特別涉及一種薄膜晶體管液晶顯示面板的制造方法。

背景技術

傳統的薄膜晶體管液晶顯示面板一般包括彩膜基板、液晶層、薄膜晶體管陣列基板、背光模組。所述彩膜基板、所述薄膜晶體管陣列基板、所述背光模組疊加組合為一體，所述液晶層設置于所述彩膜基板和所述薄膜晶體管陣列基板之間。

其中，所述薄膜晶體管陣列基板用于與所述彩膜基板共同向所述液晶層施加電場作用力，以使所述液晶層中的液晶分子偏轉。

然而，在所述薄膜晶體管陣列基板中，相鄰兩個像素電極所產生的電場會出現相互干擾的現象，這會使得位于像素邊緣處的液晶分子無法正常偏轉，從而導致上述傳統的薄膜晶體管液晶顯示面板會出現顯示不良的現象。

故，有必要提出一種新的技術方案，以解決上述技術問題。

發明內容

本發明的目的在于提供一種薄膜晶體管液晶顯示面板的制造方法，其能避免薄膜晶體管液晶顯示面板出現顯示不良的現象。

為解決上述問題，本發明的技術方案如下：

一種薄膜晶體管液晶顯示面板的制造方法，所述方法包括以下步驟：A、形成彩膜基板；B、形成薄膜晶體管陣列基板，所述薄膜晶體管陣列基板包括第二基板、掃描線組合、第一絕緣層、數據線組合、第二絕緣層、像素、屏蔽電極、第二配向膜層，所述像素包括薄膜晶體管開關和像素電極；C、將所述彩膜基板、所述薄膜晶體管陣列基板疊加組合為一體；D、將液晶層設置于所述彩膜基板和所述薄膜晶體管陣列基板之間；所述步驟B包括：b1、在所述第二基板上設置所述掃描線組合，所述掃描線組合包括至少兩掃描線；b2、在所述第二基板上設置所述薄膜晶體管開關，所述薄膜晶體管開關包括柵極、半導體層、源極、漏極，所述柵極設置在所述第二基板上，所述柵極與所述掃描線相連，所述半導體層包括非晶硅、多晶硅、銦鎵鋅氧化物中的至少一種，所述薄膜晶體管開關的結構為頂柵結構或底柵結構，相鄰兩個所述像素的所述薄膜晶體管開關的結構分別為頂柵結構、底柵結構；b3、在所述第二基板上設置所述數據線組合，所述數據線組合包括至少兩數據線；b4、在所述第二基板上設置所述像素電極，其中，所述像素電極包括主干電極和分支電極，所述主干電極與所述分支電極相連，所述分支電極所在的直線與所述主干電極所在的直線具有預定夾角，所述預定夾角處于5度至85度的范圍內，所述主干電極包括第一主干部和第二主干部，所述第一主干部和所述第二主干部將像素區域劃分為至少四個像素分區，所述分支電極設置在所述像素分區中，所述分支電極的一端與所述第一主干部或所述第二主干部相連，所述分支電極的另一端朝遠離所述第一主干部或所述第二主干部的方向延伸，在所述像素分區中，相鄰兩所述分支電極平行；b5、在所述像素電極的至少一側設置所述屏蔽電極；b6、在所述第二基板上設置所述第二配向膜層。

在上述薄膜晶體管液晶顯示面板的制造方法中，所述步驟b5為：在相鄰兩個像素之間的區域上設置所述屏蔽電極；所述屏蔽電極用于保護與所述屏蔽電極對應的像素中的液晶分子免受相鄰的另一個像素的電場作用的影響。

在上述薄膜晶體管液晶顯示面板的制造方法中，所述步驟b5為：將所述屏蔽電極設置在所述像素電極的四周。

在上述薄膜晶體管液晶顯示面板的制造方法中，所述屏蔽電極還用于防止相鄰的兩個像素中的一者對另一者產生的電場干擾。

在上述薄膜晶體管液晶顯示面板的制造方法中，所述屏蔽電極在垂直于所述第二基板并且自所述第二基板指向所述像素電極的方向上與所述像素電極分別位于不同的層別。

在上述薄膜晶體管液晶顯示面板的制造方法中，所述屏蔽電極在垂直于所述第二基板并且自所述第二基板指向所述像素電極的方向上位于所述像素電極的上方或下方。

在上述薄膜晶體管液晶顯示面板的制造方法中，所述預定夾角處于35度至56度的范圍內。

在上述薄膜晶體管液晶顯示面板的制造方法中，所述預定夾角處于5度至35度的范圍內。

在上述薄膜晶體管液晶顯示面板的制造方法中，所述預定夾角處于56度至85度的范圍內。

相對現有技術，本發明能避免薄膜晶體管液晶顯示面板出現顯示不良的現象。

附圖說明

圖1為本發明的薄膜晶體管液晶顯示面板的制造方法的流程圖。

圖2為圖1中形成薄膜晶體管陣列基板的步驟的流程圖。

具體實施方式

參考圖1和圖2，圖1為本發明的薄膜晶體管液晶顯示面板的制造方法的流程圖，圖2為圖1中形成薄膜晶體管陣列基板的步驟的流程圖。