[發明專利]一種差分輸出式基準電壓源電路

在審

• 申請號: 201710198987.6
• 申請日: 2017-03-29
• 公開（公告）號: CN106951019A
• 公開（公告）日: 2017-07-14
• 發明（設計）人: 馮志波;邵珠雷;張翼
• 申請（專利權）人: 許昌學院
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種差分輸出式基準電壓源電路，其特征在于，其包括啟動電路，帶隙基準核電路，全差分運算放大器A1，差分輸入多路輸出跨導G1；

啟動電路主要包括MOS管M1、MOS管M2、MOS管M3、MOS管M4、MOS管M5、MOS管M6、MOS管M7、MOS管M8、MOS管M9、MOS管M10、電阻R7；

MOS管M1的漏極連接電阻R7的下端，電阻R7的上端連接MOS管M3的源極，MOS管M1的柵極連接MOS管M2的柵極，MOS管M1的源極接地；MOS管M2的漏極連接MOS管M3的漏極，MOS管M2的柵極連接MOS管M1的漏極，MOS管M2的源極接地；MOS管M3的源極接1.5V電源VDD，MOS管M3的柵極連接MOS管M3的漏極；MOS管M4的源極連接MOS管M3的源極，MOS管M4的柵極連接MOS管M3的柵極，MOS管M4的漏極連接MOS管M7的源極；MOS管M5的源極連接MOS管M4的源極，MOS管M5的柵極連接MOS管M4的柵極，MOS管M5的漏極連接MOS管M8的源極；MOS管M6的源極連接MOS管M5的源極，MOS管M6的柵極連接MOS管M5的柵極，MOS管M6的漏極連接MOS管M9的柵極；MOS管M7的柵極連接MOS管M8的柵極，MOS管M7的漏極連接全差分運算放大器A1的共模輸入端CMi；MOS管M8的柵極連接差分輸入多路輸出跨導G1的輸出端Io1， MOS管M8的漏極連接差分輸入多路輸出跨導G1的輸出端Io2；MOS管M9的漏極連接MOS管M9的柵極，MOS管M9的柵極連接MOS管M10的柵極， MOS管M9的源極接地；MOS管M10的漏極連接MOS管M8的柵極，MOS管M10的源極接地；

帶隙基準核電路主要包括電阻R1，電阻R2，電阻R3，電阻R4，電阻R5，晶體管Q1，晶體管Q2；

電阻R1的上端連接電阻R2的上端，電阻R1的下端連接晶體管Q1的發射極；電阻R2的上端連接差分輸入多路輸出跨導G1的輸出端Io1，電阻R2的下端連接電阻R3的上端；電阻R3的上端連接全差分運算放大器A1的反相輸入端Ni，電阻R3的下端接地；電阻R4上端連接差分輸入多路輸出跨導G1的輸出端Io2，電阻R4的下端連接電阻R5的上端；電阻R5的上端連接全差分運算放大器A1的同相輸入端Pi，電阻R5的下端接地，晶體管Q1的基極接地，晶體管Q1的集電極接地；晶體管Q2的發射極連接電阻R4的上端，晶體管Q2的基極接地，晶體管Q2的集電極接地；

全差分運算放大器A1包括5個端口，分別為同相輸入端Pi，反相輸入端Ni，共模輸入端CMi，同相輸出端Po，反向輸出端No；

同相輸入端Pi連接在電阻R4與電阻R5之間；反相輸入端Ni連接在電阻R2與電阻R3之間；共模輸入端CMi連接差分輸入多路輸出跨導G1的輸出端Io3，并連接電阻R6的上端；電阻R6的下端接地；同相輸出端Po連接差分輸入多路輸出跨導G1的同相輸入端Gp，并輸出同相差分基準電壓Vop；反向輸出端No連接差分輸入多路輸出跨導G1的反相輸入端Gn，并輸出反相差分基準電壓Voe；

差分輸入多路輸出跨導G1包括5個端口，分別為同相輸入端Gp，反相輸入端Gn，輸出端Io1，輸出端Io2，輸出端Io3；

同相輸入端Gp連接全差分運算放大器A1的同相輸出端Po；反相輸入端Gn連接全差分運算放大器A1的反相輸出端No；輸出端Io1連接電阻R2的上端；輸出端Io3連接電阻R6的上端；輸出端Io2連接電阻R4的上端；

電源VDD電壓值為1.5V；輸出基準電壓的電壓值為320mV；線性調整率為2.9mV/V；負載調整率為0.52mV/mA。