[發明專利]鰭式場效應管及其形成方法

有效

• 申請號: 201710198362.X
• 申請日: 2017-03-29
• 公開（公告）號: CN108666367B
• 公開（公告）日: 2021-05-07
• 發明（設計）人: 周飛
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 吳敏

本發明提供一種鰭式場效應管及其形成方法，所述形成方法包括：提供半導體襯底，所述半導體襯底上具有多個分立的鰭部；在所述鰭部露出的半導體襯底上形成第一隔離層，所述第一隔離層覆蓋所述鰭部的部分側壁，且所述第一隔離層頂部低于所述鰭部頂部；在所述第一隔離層露出的鰭部側壁上形成保護層；在所述鰭部之間形成第二隔離層，所述第二隔離層覆蓋所述第一隔離層的頂部以及所述保護層的側壁；在形成所述第二隔離層之后，去除位于所述第二隔離層之間的部分厚度或全部厚度的鰭部，形成開口；對所述開口進行清洗處理；對所述開口進行清洗處理之后，形成填充滿所述開口的溝道層。本發明形成的鰭式場效應管的電學性能得到提高。

技術領域

本發明涉及半導體制造技術領域，特別涉及一種鰭式場效應管及其形成方法。

背景技術

隨著半導體技術的飛速發展，半導體器件的特征尺寸不斷縮小。半導體器件特征尺寸的減小對半導體器件的性能提出了更高的要求。

目前，金屬-氧化物半導體場效應晶體管(MOSFET)的尺寸正在不斷變小。為了適應工藝節點的減小，MOSFET場效應管的溝道長度也在逐漸縮短。溝道長度的縮短具有增加芯片的管芯密度、增加MOSFET場效應管的開關速度等好處。

然而，溝道長度的縮短容易造成柵極對溝道控制能力變差的問題，從而使柵極電壓夾斷(pinch off)溝道的難度也越來越大，進而引起亞閥值漏電現象，即出現短溝道效應(short-channel effects，SCE)。

因此，為了更好地適應器件尺寸按比例縮小的要求，半導體工藝逐漸從平面MOSFET晶體管向具有更高功效的三維立體式晶體管(如鰭式場效應管)過渡。鰭式場效應管具有很好的溝道控制能力，可以減小短溝道效應。

現有技術鰭式場效應管存在電學性能不能滿足半導體領域技術發展需求的問題。因此，如何提高鰭式場效應管的電學性能，成為亟需解決的問題。

發明內容

本發明解決的問題是提供一種鰭式場效應管及其形成方法，提高鰭式場效應管的電學性能。

為解決上述問題，本發明提供一種鰭式場效應管的形成方法，包括：提供半導體襯底，所述半導體襯底上具有多個分立的鰭部；在所述鰭部露出的半導體襯底上形成第一隔離層，所述第一隔離層覆蓋所述鰭部的部分側壁，且所述第一隔離層頂部低于所述鰭部頂部；在所述第一隔離層露出的鰭部側壁上形成保護層；在所述鰭部之間形成第二隔離層，所述第二隔離層覆蓋所述第一隔離層的頂部以及所述保護層的側壁；在形成所述第二隔離層之后，去除位于所述第二隔離層之間的部分厚度或全部厚度的鰭部，形成開口，且所述保護層位于所述開口側壁上；對所述開口進行清洗處理；對所述開口進行清洗處理之后，形成填充滿所述開口的溝道層，所述溝道層的材料與鰭部的材料不同；在形成所述溝道層之后，去除部分厚度的第二隔離層，使得剩余第二隔離層頂部高于所述溝道層底部；去除部分厚度的第二隔離層之后，去除剩余第二隔離層露出的保護層。

可選的，形成所述保護層的步驟包括：在所述第一隔離層上形成保護膜，且所述保護膜保型覆蓋高于所述第一隔離層頂部的鰭部；去除位于所述第一隔離層頂部以及鰭部頂部的保護膜，形成所述保護層。

可選的，在沿平行于所述半導體襯底表面且垂直于鰭部延伸方向上，所述保護層的厚度為：20埃至60埃。

可選的，形成所述保護層的工藝包括：原子層沉積工藝。

可選的，對所述開口進行清洗處理的工藝包括：SiCoNi工藝。

可選的，形成所述溝道層的步驟包括：在所述開口中形成溝道外延層，所述溝道外延層頂部高于所述第二隔離層頂部；對所述溝道外延層進行平坦化處理，去除高于所述第二隔離層頂部的溝道外延層，形成所述溝道層。

可選的，所述溝道層的材料為SiGe、Ge或者InAs。