[發明專利]存儲系統及其操作方法

有效

• 申請號: 201710193397.4
• 申請日: 2013-05-06
• 公開（公告）號: CN107093448B
• 公開（公告）日: 2020-09-29
• 發明（設計）人: 全昺熙;郭東勛
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C7/10
• 分類號: G11C7/10;G11C16/06;G11C16/10;G11C16/34
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 劉虹;邵亞麗

一種用于操作存儲系統的方法，所述存儲系統包括隨機訪問存儲器RAM和三維非易失性存儲器，所述三維非易失性存儲器包括頁緩沖器和布置在第一行中并被配置為將第一頁數據和第二頁數據存儲為多比特數據的多級存儲單元，所述方法包括：擦除第一行的多級存儲單元；從外部設備接收第一頁數據和第二頁數據；將第一頁數據存儲到RAM；將第二頁數據存儲到RAM；將第一頁數據加載到頁緩沖器；將第二頁數據加載到頁緩沖器；以及通過將存儲在頁緩沖器中的第一頁數據和存儲在頁緩沖器中的第二頁數據同時編程到所述第一行的經擦除的多級存儲單元，來執行對多比特數據的一次性編程過程。

本申請是以下申請的分案申請：申請號：201310168094.9；申請日：2013年5月6日；發明名稱：包括三維非易失性存儲設備的系統及其編程方法

技術領域

本發明構思涉及存儲系統及其操作方法。

背景技術

半導體存儲設備根據其工作特性可以被分類為易失性和非易失性。易失性存儲設備在所施加的電力消失時丟失所存儲的數據，并且包括靜態RAM(SRAM)、動態RAM(DRAM)、同步DRAM(SDRAM)等。非易失性存儲設備能夠在所施加的電力消失時保持所存儲的數據，并且包括只讀存儲器(ROM)、可編程ROM(PROM)、電可編程ROM(EPROM)、諸如快閃存儲器的電可擦除和可編程ROM(EEPROM)、相變RAM(PRAM)、磁RAM(MRAM)、電阻RAM(RRAM)、鐵電RAM(FRAM)等。

快閃存儲器已經成為特別重要的類型的非易失性存儲器，并且包括NOR類型和NAND類型。

近年來，提出了所謂的三維存儲器架構和結構，以進一步提高快閃存儲器的集成密度。總的來說，三維快閃存儲器包括存儲單元被堆疊在主基底上的一個或多個半導體結構。與傳統的二維(或平面)存儲器相比，三維存儲器提供了集成和成本上的優勢。然而，必須提高三維存儲器的可靠性。

發明內容

在一個實施例中，本發明構思提供了一種用于存儲系統的編程方法，所述存儲系統包括三維非易失性存儲器和隨機存取存儲器，所述三維非易失性存儲器具有頁緩沖器和沿行方向布置的多級存儲單元。所述方法包括：接收外部提供的編程數據，確定所接收的編程數據是否是與存儲單元相關聯并且對應于多頁數據的全部數據，以及當確定所接收的編程數據是全部數據時，通過將所述多頁數據加載到頁緩沖器，然后將所述多頁數據的比特從頁緩沖器同時編程到存儲單元，來對所述編程數據編程，否則將所接收的編程數據存儲在隨機存取存儲器中。

在另一實施例中，本發明構思提供了一種用于存儲系統的編程方法,該存儲系統包括控制器、具有頁緩沖器和沿行方向布置的多級存儲單元的三維非易失性存儲器、以及隨機存取存儲器。該方法包括：在控制器中接收外部提供的多頁編程數據；將所接收的編程數據存儲在隨機存取存儲器中，直到存儲在隨機存取存儲器中的所接收的編程數據是與存儲單元相關聯并且對應于多頁數據的全部數據為止；將該多頁數據加載到頁緩沖器中，并且將所述多頁數據從頁緩沖器同時編程到存儲單元中。

在另一實施例中，本發明構思提供一種用于存儲系統的編程方法,該存儲系統包括控制器、具有頁緩沖器和沿行方向布置的N比特存儲單元的三維非易失性存儲器、以及隨機存取存儲器。該方法包括：在控制器中接收N比特數據的第一比特，并且將該N比特數據的第一比特存儲在隨機存取存儲器中；在將該N比特數據的第一比特存儲在隨機存取存儲器中之后，在控制器中接收N比特數據的第二比特，其中，該N比特數據的至少第一比特和第二比特的組合是與存儲單元相關聯并且對應于多頁數據的全部數據；將所述多頁數據加載到頁緩沖器中，其中，將所述多頁數據加載到頁緩沖器中包括：將該N比特數據的第一比特從隨機存取存儲器傳遞到頁緩沖器中，并且將該N比特數據的第二比特通過繞開隨機存取存儲器而直接從控制器傳遞到頁緩沖器中；以及將所述多頁數據從頁緩沖器同時編程到存儲單元中。