[發明專利]一種高亮度LED芯片結構及其制備方法

有效

• 申請號: 201710193034.0
• 申請日: 2017-03-28
• 公開（公告）號: CN106848019B
• 公開（公告）日: 2023-04-11
• 發明（設計）人: 周智斌
• 申請（專利權）人: 湘能華磊光電股份有限公司
• 主分類號: H01L33/20
• 分類號: H01L33/20;H01L23/60;H01L33/00
• 代理公司: 長沙七源專利代理事務所(普通合伙) 43214
• 代理人: 歐穎;吳婷

1.一種LED芯片結構的制備方法，其特征在于，所述LED芯片在厚度方向依次包括襯底、外延層和電極，且所述外延層包括緩沖層、N-GaN層、量子阱層及P-GaN層，N-GaN層為包括上臺階部和下臺階部的臺階型結構，量子阱層及P-GaN層依次設置在所述上臺階部上方，所述下臺階部的N-GaN上設置有N區圍壩結構，所述電極包括設置在所述N區圍壩結構中間區域的N電極和設置在P-GaN層上的P電極，

所述N區圍壩結構為一端由所述N-GaN層的下臺階部封閉的空心的柱體狀，所述圍壩的側壁上不留缺口或留有用于電流流出的缺口，所述圍壩結構高度為0.7um～5um，且N區圍壩結構的高度大于等于其所包圍的N電極高度，N區圍壩結構的寬度為4um～40um，所述N區圍壩結構為含GaN的結構；

所述制備方法包括先在襯底上形成所述外延層結構，再從外延層結構頂部的P-GaN層向下刻蝕至N-GaN層，使得刻蝕形成N-GaN層的臺階結構和所述N區圍壩結構；或者所述制備方法包括先在襯底上形成所述外延層結構，再在外延層結構頂部的P-GaN層上形成電流阻擋層，再從電流阻擋層頂部向下刻蝕至N-GaN層，使得刻蝕形成N-GaN層的臺階結構和所述N區圍壩結構；或者所述制備方法包括先在襯底上形成所述外延層結構，再在外延層結構頂部的P-GaN層上形成電流阻擋層和電流擴展層，再從電流擴展層頂部向下刻蝕至N-GaN層，使得刻蝕形成N-GaN層的臺階結構和所述N區圍壩結構，且刻蝕使得N區圍壩結構的頂部不含有電流擴展層的成分。

2.根據權利要求1中的制備方法，其特征在于，所述N區圍壩結構空心處橫截面形狀為矩形、圓形、橢圓形以及其它任何多邊形的一種，所述N區圍壩結構的高度大于其所包圍的N電極高度。

3.根據權利要求1中的制備方法，其特征在于，所述P-GaN層上方設有電流阻擋層，所述電流阻擋層和所述P-GaN層上方設有電流擴展層，所述LED芯片結構還包括一沉積于所述芯片表面的鈍化層；包括所述襯底以及含緩沖層、N-GaN層、量子阱層、P-GaN層的外延層的總厚度為4um～10um，所述電流阻擋層的厚度為所述電流擴展層的厚度為所述鈍化層的厚度為所述P電極和N電極厚度為0.7um～5um。

4.根據權利要求1～3中任意一項所述的制備方法，其特征在于，N區圍壩結構上的缺口朝向P電極一側，且所述缺口的長度為N區圍壩結構內壁周長的1/3以內。

5.根據權利要求1～3中任意一項所述的制備方法，其特征在于，所述圍壩結構的底部與N-GaN層的結構相同，圍壩結構的上部可選地與電流阻擋層、P-GaN層、量子阱層或N-GaN層的結構相同。

6.根據權利要求1所述的制備方法，其特征在于，在刻蝕形成N-GaN層的臺階結構和所述N區圍壩結構的步驟中，控制真空度為2mTorr～10mTorr，在MESA刻蝕形成N-GaN層臺階型結構及N區圖形的同時采用BCl₃和Cl₂形成等離子體，其中BCl₃：Cl₂＝1：3～6，在N型GaN層的下臺階部上應用ICP干法刻蝕所述N區圍壩結構。

7.根據權利要求1所述的制備方法，其特征在于，在形成N-GaN層的臺階結構和所述N區圍壩結構后，在N區圍壩結構內部區域蒸鍍電極材料并剝離去膠形成所述N電極。

8.根據權利要求1所述的制備方法，其特征在于，形成N電極和P電極后，在N電極和P電極以外區域制作一層鈍化層，所述N區圍壩結構頂部可選擇性地制作所述鈍化層，所述鈍化層的材料為SiO₂和Si₃N₄中的一種或者兩種組合。