[發明專利]一種可重構定浮點通用乘法器

在審

• 申請號: 201710189006.1
• 申請日: 2017-03-27
• 公開（公告）號: CN106951211A
• 公開（公告）日: 2017-07-14
• 發明（設計）人: 潘紅兵;朱杏偉;李麗;王晨曦;王宇宣;秦子迪;陳金銳;李偉;何書專
• 申請（專利權）人: 南京大學
• 主分類號: G06F7/523
• 分類號: G06F7/523
• 代理公司: 南京匯盛專利商標事務所(普通合伙)32238
• 代理人: 陳揚,吳揚帆

本發明提供了一種定浮點通用乘法器，既可以實現24位的定點乘法運算，也可以實現32位的單精度浮點乘法運算。所述乘法器將定點乘法器與主體結構相分離，由24位定點乘法器重構為單精度浮點乘法器。24位定點乘法器由4個12位乘法器組成，其中每個12位乘法器采用BOOTH算法，通過乘累加的緊縮結構完成運算，有效地提高了乘法運算效率和減少了運算資源開銷。所述乘法器除了24位定點乘法器外不額外占用太多資源，在保證運算精度和數據吞吐率的情況下，有效地提高了乘法器的通用性。

技術領域

本發明屬于數字信號處理技術領域，尤其涉及一種可重構定浮點通用乘法器。

背景技術

在高性能微處理器和DSP芯片設計中，乘法器都是一個關鍵部件。因此，優化乘法器對提高整個處理器性能起到至關重要的作用。

不同的數字信號處理領域對乘法運算有著不同的需求，以運算所用的數據類型分類，乘法器可分為定點乘法器和浮點乘法器。定點乘法器所需的運算資源較少，但精度較低；浮點乘法器所需的運算資源多，但精度高。它們各自有其應用的優勢和劣勢。但現有的乘法器一般只支持單一的定點乘法運算或浮點乘法運算。

此外，隨著集成電路設計的發展，可重構架構的研究逐漸熱門，因此如何在高性能和通用性之間尋找一個平衡點是目前集成電路亟待解決的一個問題。

發明內容

為了解決上述問題，本發明基于可重構的思想，提供了一種可重構定浮點通用乘法器，具體由以下技術方案實現：

所述可重構定浮點通用乘法器，包括：

24位定點乘法器，用于定點乘法運算，或重構成單精度浮點乘法器；

選通電路，根據配置信號選擇相應的浮點或定點乘法運算通路；

截位/指數位進位模塊，根據兩單精度浮點尾數定點相乘所得48位結果進行截位以及指數位進位判斷，以確定乘積的尾數位以及指數位進位；

選擇器，根據配置信號選擇相應的23位浮點尾數結果還是48位定點數結果；

符號位判斷模塊，根據兩單精度浮點的符號位判斷乘積的符號位；

8位加法器，完成兩單精度浮點指數位相加，并根據指數位進位確定乘積的指數位。

所述可重構定浮點通用乘法器的進一步設計在于，所述24位定點乘法器按設定的規則進行運算，包括：

12位定點乘法器，并行計算乘數與被乘數高低12位交叉定點相乘；

48位定點加法器，對中間結果進行定點加法處理；

48位寄存器，對定點乘法及加法結果的存儲。

所述可重構定浮點通用乘法器的進一步設計在于，所述24位定點乘法器中12位定點乘法器為4個，48位定點加法器為3個，48位寄存器為7個。

所述可重構定浮點通用乘法器的進一步設計在于，所述24位定點乘法器將24位數分拆成一個12位數和另一個12位數移位相加的形式，如式（1）：

（a₂₄ a₂₃ a₂₂…… a₃ a₂ a₁）₂=（a₂₄ a₂₃ a₂₂…… a₁₃）₂ ×2¹²+（a₁₂ ……a₃ a₂ a₁）₂ （1）_）

所述可重構定浮點通用乘法器的進一步設計在于，所述12位定點乘法器包括：