[發(fā)明專利]三維半導(dǎo)體裝置

有效

• 申請?zhí)枺?/td>: 201710187317.4
• 申請日: 2017-03-27
• 公開（公告）號: CN107240588B
• 公開（公告）日: 2023-09-12
• 發(fā)明（設(shè)計）人: 車永山;尹童奎;金泰成
• 申請（專利權(quán)）人: 三星電子株式會社
• 主分類號: H10B43/20
• 分類號: H10B43/20
• 代理公司: 北京銘碩知識產(chǎn)權(quán)代理有限公司 11286
• 代理人: 劉燦強;尹淑梅

一種半導(dǎo)體裝置包括包含單元陣列區(qū)和外圍電路區(qū)的基底。半導(dǎo)體裝置還包括設(shè)置在單元陣列區(qū)中并包括連接到位線的多個單元串的單元陣列。位線在第一方向上延伸。半導(dǎo)體裝置附加地包括設(shè)置在外圍電路區(qū)中并包括在與第一方向交叉的第二方向上布置的多個第一單元的第一單元行。第一方向和第二方向平行于基底的上表面。半導(dǎo)體裝置還包括多條第一互連線和多條第一電源線，所述多條第一互連線均具有在第一方向上的縱向軸并連接到多個第一單元，所述多條第一電源線在第二方向上延伸并通過第一互連線連接到多個第一單元。

本專利申請要求于2016年3月28日在韓國知識產(chǎn)權(quán)局提交的第10-2016-0037078號韓國專利申請的優(yōu)先權(quán)，該韓國專利申請的公開通過引用全部包含于此。

技術(shù)領(lǐng)域

本發(fā)明構(gòu)思的示例性實施例涉及一種半導(dǎo)體裝置，更具體地，涉及一種三維半導(dǎo)體裝置。

背景技術(shù)

由于半導(dǎo)體裝置的小尺寸、多功能和/或低制造成本，電子行業(yè)已經(jīng)以快的速率提高。半導(dǎo)體裝置的類型包括用于存儲邏輯數(shù)據(jù)的半導(dǎo)體存儲裝置、用于處理邏輯數(shù)據(jù)的操作的半導(dǎo)體邏輯器件以及具有半導(dǎo)體存儲裝置的功能和半導(dǎo)體邏輯器件的功能兩者的混合半導(dǎo)體裝置。

隨著電子行業(yè)已經(jīng)成長，已經(jīng)增大了對先進的半導(dǎo)體裝置的需求。例如，存在對具有高速度和/或優(yōu)異可靠性的半導(dǎo)體裝置的增長的需求。為了處理這些需求并進一步使半導(dǎo)體裝置最小化，半導(dǎo)體裝置的圖案被減小。然而，減小的圖案寬度代表著對新設(shè)計的挑戰(zhàn)。

發(fā)明內(nèi)容

根據(jù)本發(fā)明構(gòu)思的示例性實施例，一種半導(dǎo)體裝置包括包含單元陣列區(qū)和外圍電路區(qū)的基底。半導(dǎo)體裝置還包括設(shè)置在單元陣列區(qū)中并包括連接到位線的多個單元串的單元陣列。位線在第一方向上延伸。半導(dǎo)體裝置附加地包括設(shè)置在外圍電路區(qū)中并包括在與第一方向交叉的第二方向上布置的多個第一單元的第一單元行。第一方向和第二方向平行于基底的上表面。半導(dǎo)體裝置還包括多條第一互連線，所述多條第一互連線均具有在第一方向上的縱向軸并連接到多個第一單元。半導(dǎo)體裝置可附加地包括多條第一電源線，所述多條第一電源線在第二方向上延伸并通過第一互連線連接到多個第一單元。

根據(jù)本發(fā)明構(gòu)思的示例性實施例，半導(dǎo)體裝置包括在距離基底的上表面的第一高度處沿第一方向延伸并沿與第一方向交叉的第二方向交替地布置的第一下電源線和第二下電源線。半導(dǎo)體裝置還包括在距離基底的上表面的第二高度處沿第二方向延伸的第一上電源線和第二上電源線。第二高度大于第一高度，并且第一上電源線和第二上電源線沿第一方向交替地布置。第一上電源線電連接到第一下電源線，第二上電源線電連接到第二下電源線。半導(dǎo)體裝置還包括在距離基底的上表面的第三高度處與第一下電源線和第二下電源線并聯(lián)電連接的虛設(shè)互連線。第三高度小于第一高度。

根據(jù)本發(fā)明構(gòu)思的示例性實施例，一種半導(dǎo)體裝置包括基底和設(shè)置在基底上的第一單元行。此外，第一單元行包括沿第一方向布置的多個第一單元。半導(dǎo)體裝置還包括設(shè)置在距離基底的上表面的第一高度處的多條第一互連線。第一互連線在與第一方向交叉的第二方向上延伸。第一方向和第二方向平行于基底的上表面延伸。第一互連線連接到多個第一單元。半導(dǎo)體裝置還包括位于第一高度處的多條虛設(shè)互連線以及在第一方向上延伸并連接到多個第一單元的多條第一電源線。

附圖說明

圖1是示出根據(jù)本發(fā)明構(gòu)思的示例性實施例的三維半導(dǎo)體存儲裝置的框圖；

圖2是示出根據(jù)本發(fā)明構(gòu)思的示例性實施例的三維半導(dǎo)體存儲裝置的單元陣列的電路圖；

圖3示出根據(jù)本發(fā)明構(gòu)思的示例性實施例的三維半導(dǎo)體存儲裝置的外圍電路；

圖4是示出根據(jù)本發(fā)明構(gòu)思的示例性實施例的三維半導(dǎo)體存儲裝置的平面圖；

圖5A和圖5B是部分地示出根據(jù)本發(fā)明構(gòu)思的示例性實施例的三維半導(dǎo)體存儲裝置的外圍電路區(qū)的平面圖；

圖6是為了示出根據(jù)本發(fā)明構(gòu)思的示例性實施例的三維半導(dǎo)體存儲裝置而沿圖4的線I-I'和線II-II'截取的剖視圖；