[發明專利]動態延時順序合閘系統及避免偏置電流損壞斷路器的方法

有效

• 申請號: 201710176208.2
• 申請日: 2017-03-23
• 公開（公告）號: CN106712307B
• 公開（公告）日: 2023-05-23
• 發明（設計）人: 曹媛
• 申請（專利權）人: 河北農業大學;國網河北省電力有限公司;南京南瑞繼保電氣有限公司
• 主分類號: H02J13/00
• 分類號: H02J13/00
• 代理公司: 石家莊新世紀專利商標事務所有限公司 13100
• 代理人: 賈巍超

1.一種避免偏置電流損壞斷路器的方法，其特征在于：借助于動態延時順序合閘系統，包括以下步驟：

步驟b，首先，線路電壓互感器分別感應的線路三相的電壓，線路電壓互感器將線路三相電壓分別傳遞給A/D采樣模塊；其次，A/D采樣模塊將信號進行模數轉換，并將信號傳遞給CPU系統；再次，CPU系統對接收的電壓進行判斷，當線路三相中均有電壓的時候，CPU系統控制斷路器機構的A相斷路器、B相斷路器、C相斷路器同時直接合閘；當線路三相均沒有電壓的時候，進行步驟c；

步驟c，首先，通過人為設定合閘順序為A相斷路器、B相斷路器、C相斷路器，三路合閘可以設定順序；其次，CPU系統通過固態繼電器控制A相斷路器合閘；

步驟d：A相過零判斷，A相電流互感器將感應的A相線路電流信息通過A/D采樣模塊傳遞給CPU系統，CPU系統進行零點判斷；如果沒有存在零點，CPU系統繼續在預設定延時時間內對A相線路電流進行電流過零判斷，當A相線路電流過零或到達預設定時間后，執行步驟e；

步驟e：CPU系統通過固態繼電器控制B相斷路器合閘；

步驟f：B相過零判斷，B相電流互感器將感應的B相線路電流信息通過A/D采樣模塊傳遞給CPU系統，CPU系統進行零點判斷；如果沒有存在零點，CPU系統繼續在預設定延時時間內對B相線路電流進行電流過零判斷，當B相線路電流過零或到達預設定時間后，執行步驟g；

步驟g：?CPU系統通過固態繼電器控制C相斷路器合閘；

步驟h：?C相過零判斷，C相電流互感器將感應的C相線路電流信息通過A/D采樣模塊傳遞給CPU系統，CPU系統進行零點判斷；如果沒有存在零點，CPU系統繼續在預設定延時時間內對C相線路電流進行電流過零判斷，當C相線路電流過零或到達預設定時間后，執行步驟j；

步驟j；光電隔離器將A相斷路器、B相斷路器、C相斷路器的位置狀態信息傳遞給CPU系統且CPU系統判斷A相斷路器、B相斷路器以及C相斷路器均在合閘位置和/或線路電流互感器將線路三相的電流信息通過A/D采樣模塊傳遞給CPU系統且CPU系統判斷線路三相均有電流，復歸閉鎖非全相保護信號，執行結束；

所述動態延時順序合閘系統包括動態延時順序合閘裝置、用于分別感應母線三相電壓的母線電壓互感器、用于分別感應線路三相電壓的線路電壓互感器、感應線路三相電流的線路電流互感器以及斷路器機構；

動態延時順序合閘裝置包括電源、CPU系統、A/D采樣模塊、光電隔離器、交流變換器以及固態繼電器；

電源用于給CPU系統提供電能，CPU系統與光電隔離器電連接,?線路電流互感器的次級線圈與A/D采樣模塊的輸入端電連接，A/D采樣模塊的輸出端與CPU系統的輸入端電連接；

斷路器機構包括相互獨立控制的A相斷路器、B相斷路器以及C相斷路器，A相母線通過A相斷路器連接A相線路，B相母線通過B相斷路器連接B相線路，?C相母線通過C相斷路器連接C相線路；

光電隔離器將A相斷路器、B相斷路器、C相斷路器的位置狀態信息分別轉換為高低電平信息并傳遞給CPU系統；CPU系統通過固態繼電器分別控制A相斷路器、B相斷路器、C相斷路器的合閘；

線路電流互感器包括用于感應A相線路電流的A相電流互感器、用于感應B相線路電流的B相電流互感器以及用于感應C相線路電流的C相電流互感器；

母線電壓互感器的次級線圈以及線路電壓互感器的次級線圈分別與交流變換器的輸入端電連接，交流變換器的輸出端與A/D采樣模塊的輸入端電連接。

2.根據權利要求1所述的避免偏置電流損壞斷路器的方法，其特征在于：所述的動態延時順序合閘系統還包括用于通過光電隔離器向CPU系統發出合閘命令的測控裝置。

3.根據權利要求2所述的避免偏置電流損壞斷路器的方法，其特征在于：測控裝置為可控硅或中間繼電器。

4.根據權利要求3所述的避免偏置電流損壞斷路器的方法，其特征在于：還包括步驟a：首先，測控裝置通過光電隔離器向CPU系統發出合閘命令；其次，光電隔離器將斷路器機構的斷路器開合位置狀態信息傳遞給CPU系統，當斷路器機構的斷路器均為斷開狀態時，執行步驟b。