[發(fā)明專利]灰階產(chǎn)生電路與使用其之驅(qū)動(dòng)電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201710175506.X
• 申請(qǐng)日: 2017-03-22
• 公開(kāi)（公告）號(hào): CN108630138B
• 公開(kāi)（公告）日: 2021-05-07
• 發(fā)明（設(shè)計(jì)）人: 郭俊廷;謝政翰
• 申請(qǐng)（專利權(quán)）人: 明陽(yáng)半導(dǎo)體股份有限公司
• 主分類(lèi)號(hào): G09G3/20
• 分類(lèi)號(hào): G09G3/20;G11C19/28
• 代理公司: 北京康信知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11240
• 代理人: 梁麗超;陳鵬

1.一種驅(qū)動(dòng)電路，應(yīng)用于驅(qū)動(dòng)一發(fā)光單元，其特征在于，包括：

一灰階產(chǎn)生電路，包括：

一移位緩存單元，用以接收一亮度相關(guān)數(shù)據(jù)，其中所述移位緩存單元具有k比特，且k為大于1的正整數(shù)；以及

一數(shù)據(jù)儲(chǔ)存單元，具有多個(gè)并列輸入端與一串行輸出端，所述數(shù)據(jù)儲(chǔ)存單元經(jīng)由所述多個(gè)并列輸入端接收所述移位緩存單元的多個(gè)比特?cái)?shù)據(jù)，并且串行輸出所接收的所述多個(gè)比特?cái)?shù)據(jù)以產(chǎn)生一串行信號(hào)，所述數(shù)據(jù)儲(chǔ)存單元根據(jù)所述串行信號(hào)產(chǎn)生一灰階控制信號(hào)，其中所述數(shù)據(jù)儲(chǔ)存單元根據(jù)一串出控制信號(hào)決定所述串行信號(hào)中每一所述比特?cái)?shù)據(jù)的輸出時(shí)間；以及

一驅(qū)動(dòng)單元，耦接于所述灰階產(chǎn)生電路，根據(jù)所述灰階產(chǎn)生電路所輸出的所述灰階控制信號(hào)調(diào)整所述發(fā)光單元的發(fā)光時(shí)間。

2.如權(quán)利要求1所述之驅(qū)動(dòng)電路，其特征在于，所述亮度相關(guān)數(shù)據(jù)的不同比特對(duì)應(yīng)不同數(shù)量的時(shí)間等分，所述驅(qū)動(dòng)電路根據(jù)所述亮度相關(guān)數(shù)據(jù)的不同比特以及其所對(duì)應(yīng)之不同數(shù)量的時(shí)間等分來(lái)輸出所述灰階控制信號(hào)，以決定所述發(fā)光單元的發(fā)光時(shí)間。

3.如權(quán)利要求1所述之驅(qū)動(dòng)電路，其特征在于，所述移位緩存單元為一移位寄存器。

4.如權(quán)利要求1所述之驅(qū)動(dòng)電路，其特征在于，所述數(shù)據(jù)儲(chǔ)存單元為一并進(jìn)串出移位寄存器，所述并進(jìn)串出移位寄存器耦接至一栓鎖信號(hào)，以根據(jù)所述栓鎖信號(hào)與所述串出控制信號(hào)決定將暫存在所述移位緩存單元中的數(shù)據(jù)儲(chǔ)存至所述并進(jìn)串出移位寄存器中，或者將所述并進(jìn)串出移位寄存器中儲(chǔ)存的數(shù)據(jù)串行輸出為所述串行信號(hào)。

5.如權(quán)利要求4所述之驅(qū)動(dòng)電路，其特征在于，所述并進(jìn)串出移位寄存器包括：

多個(gè)正反器，每一所述正反器具有一輸入腳位、一輸出腳位與一頻率輸入腳位；以及

多個(gè)多工器，每一所述多工器具有第一腳位、一第二腳位、一輸出腳位與一選擇腳位，其中每?jī)蓚€(gè)所述正反器之間設(shè)置有所述多個(gè)多工器之一，所述多個(gè)多工器之所述第一腳位耦接于相鄰之所述正反器之所述輸出腳位，所述多個(gè)多工器之所述輸出腳位耦接于另一相鄰之所述正反器之所述輸入腳位，所述多個(gè)多工器之所述第二腳位耦接至所述移位緩存單元，且所述多個(gè)多工器之選擇腳位耦接至所述栓鎖信號(hào)。

6.如權(quán)利要求5所述之驅(qū)動(dòng)電路，其特征在于，在所述并進(jìn)串出移位寄存器中，所述多個(gè)正反器之頻率輸入腳位耦接至所述串出控制信號(hào)，且末個(gè)所述正反器之所述輸出腳位用以輸出所述串行信號(hào)。

7.如權(quán)利要求4所述之驅(qū)動(dòng)電路，其特征在于，所述并進(jìn)串出移位寄存器包括：

多個(gè)正反器，每一所述正反器具有一輸入腳位、一輸出腳位、一頻率輸入腳位與一重置腳位，其中所述多個(gè)正反器組成一移位寄存器；以及

多個(gè)與門(mén)，每一所述與門(mén)具有兩輸入端與一輸出端，其中每一所述與門(mén)之輸出端耦接至每一所述正反器之所述重置腳位，每一所述與門(mén)之一輸入端耦接至所述栓鎖信號(hào)，且每一所述與門(mén)之另一輸入端耦接至所述移位緩存單元，以接收暫存在所述移位緩存單元中的各比特?cái)?shù)據(jù)；

其中，根據(jù)所述栓鎖信號(hào)與所述移位緩存單元中之各比特?cái)?shù)據(jù)，每一所述與門(mén)輸出一信號(hào)至每一所述正反器之所述重置腳位，以將移位緩存單元中之各比特?cái)?shù)據(jù)儲(chǔ)存至所述并進(jìn)串出移位寄存器。

8.如權(quán)利要求7所述之驅(qū)動(dòng)電路，其特征在于，在所述并進(jìn)串出移位寄存器中，所述多個(gè)正反器之所述頻率輸入腳位耦接至所述串出控制信號(hào)，首個(gè)所述正反器之所述輸入腳位用以接收一低電位信號(hào)，且末個(gè)所述正反器之所述輸出腳位用以輸出所述串行信號(hào)。

9.如權(quán)利要求4所述之驅(qū)動(dòng)電路，其特征在于，所述數(shù)據(jù)儲(chǔ)存單元包括一與門(mén)，所述與門(mén)具有兩輸入端與一輸出端，所述與門(mén)之一輸入端耦接至所述串行信號(hào)，所述與門(mén)之另一輸入端耦接至一致能信號(hào)，其中所述與門(mén)根據(jù)所述串行信號(hào)與所述致能信號(hào)產(chǎn)生所述灰階控制信號(hào)。

10.如權(quán)利要求9所述之驅(qū)動(dòng)電路，其特征在于，所述串出控制信號(hào)根據(jù)所述致能信號(hào)與所述栓鎖信號(hào)的組合產(chǎn)生。