[發明專利]支持DDR數據格式的LVDS接收電路

有效

• 申請號: 201710171633.2
• 申請日: 2017-03-22
• 公開（公告）號: CN106951382B
• 公開（公告）日: 2019-12-06
• 發明（設計）人: 陳富濤;牛洪軍;吳葉;陳鐘鵬;季惠才;吳海宏
• 申請（專利權）人: 中國電子科技集團公司第五十八研究所
• 主分類號: G06F13/38
• 分類號: G06F13/38;G06F13/40
• 代理公司: 32002 總裝工程兵科研一所專利服務中心
• 代理人: 楊立秋<國際申請>=<國際公布>=<進入

1.一種支持DDR數據格式的LVDS接收電路，其特征是：包括用于接收若干路LVDS差分數據的LVDS接口接收電路（1）以及與所述LVDS接口接收電路（1）連接的DDR格式轉換電路（3）；LVDS接口接收電路（1）能將接收每路的LVDS差分數據轉換為對應的CMOS信號，DDR格式轉換電路（3）能將LVDS接口接收的電路（1）轉換得到每一路的CMOS信號轉換為兩路SDR信號；

所述LVDS接口接收電路（1）內包括若干并列的LVDS接收器（2），LVDS接口接收電路（1）通過一個LVDS接收器（2）接收一路LVDS差分數據，且LVDS接口接收電路（1）通過一個LVDS接收器（2）接收同步時鐘；LVDS接收器（2）在接收一路LVDS差分數據后，能將所述LVDS差分數據轉化為對應的CMOS信號；

所述LVDS接收器（2）包括對LVDS差分數據進行預放大的預放大器（4）以及對所述LVDS差分數據進行檢測的失效保護模塊（8），所述預放大器（4）通過電流選擇模塊（5）與電壓比較器（6）連接，失效保護模塊（8）根據接收的LVDS差分數據輸出數據狀態信息，且能將所述數據狀態信息傳輸至電壓比較器（6）；

電流選擇模塊（5）能將預放大器（4）放大后的LVDS差分數據轉換為對應的電流，并選擇較大的電流，且將所述選擇較大的電流轉換為電壓并將所述轉換的電壓送至電壓比較器（6）內，電壓比較器（6）將差分電壓信號轉換為CMOS信號，并能根據失效保護模塊（8）的數據狀態信息，確定輸出為轉換的CMOS信號或輸出失效保護信號；

所述電壓比較器（6）的輸出端通過整形緩沖電路（7）與DDR格式轉化電路（3）連接；

所述預放大器（4）包括NMOS差分對以及PMOS差分對，NMOS差分對包括NMOS管N1以及NMOS管N2，PMOS差分對包括PMOS管P1以及PMOS管P2；

NMOS管N1的柵極端與PMOS管P3的柵極端連接，NMOS管N2的柵極端與PMOS管P4的柵極端連接，NMOS管N1的柵極端、NMOS管N2的柵極端分別接收LVDS差分數據中的兩路數據；

NMOS管N1的源極端、NMOS管N2的源極端與NMOS管N9的漏極端連接，NMOS管N9的源極端接地；NMOS管N1的漏極端與PMOS管P1的源極端以及PMOS管P1的柵極端連接，NMOS管N2的漏極端與PMOS管P2的源極端以及PMOS管P2的柵極端連接，PMOS管P1的漏極端以及PMOS管P2的漏極端均與電壓VDD連接；

PMOS管P3的漏極端以及PMOS管P4的漏極端均與PMOS管P5的源極端連接，PMOS管P5的漏極端與電壓VDD連接，PMOS管P5的柵極端接偏置電壓Va；PMOS管P3的源極端與NMOS管N3的漏極端以及NMOS管N6的柵極端連接，NMOS管N3的柵極端以及NMOS管的源極端均接地；PMOS管P4的源極端與NMOS管N4的漏極端、NMOS管N4的柵極端以及NMOS管N5的柵極端連接，NMOS管N4的源極端、NMOS管N5的源極端以及NMOS管N6的源極端均接地；

NMOS管N1的漏極端、NMOS管N2的漏極端與電流選擇模塊（5）的輸入端連接，電流選擇模塊（5）的輸出端與NMOS管N5的漏極端、NMOS管N6的漏極端連接，且電流選擇模塊（5）的輸出端通過電流電壓轉化模塊與電壓比較器（6）的輸入端連接。

2.根據權利要求1所述的支持DDR數據格式的LVDS接收電路，其特征是：所述電流選擇模塊（5）包括第一電流選擇電路（19）以及與所述第一電流選擇電路（19）結構相同的第二電流選擇電路（20）；電流電壓轉化模塊包括NMOS管N7以及NMOS管N8，NMOS管N1的漏極端與第一電流選擇電路（19）的輸入端連接，第一電流選擇電路（19）的一輸出端與NMOS管N5的漏極端連接，第一電流選擇電路（19）的另一輸出端與NMOS管N7的漏極端、NMOS管N7的柵極端以及電壓比較器（6）的一輸入端連接；

NMOS管N2的漏極端與第二電流選擇電路（20）的輸入端連接，第二電流選擇電路（20）的一輸出端與NMOS管N6的漏極端連接，第二電流選擇電路（20）的另一輸出端與NMOS管N8的漏極端、NMOS管N8的柵極端以及電壓比較器（6）的另一輸入端連接；NMOS管N7的源極端以及NMOS管N8的源極端均接地。