[發明專利]用于進行重組解碼的低密度奇偶校驗解碼裝置及相關方法

有效

• 申請號: 201710171352.7
• 申請日: 2017-03-21
• 公開（公告）號: CN107404320B
• 公開（公告）日: 2020-10-20
• 發明（設計）人: 汪宇倫
• 申請（專利權）人: 慧榮科技股份有限公司
• 主分類號: H03M13/11
• 分類號: H03M13/11
• 代理公司: 深圳新創友知識產權代理有限公司 44223
• 代理人: 江耀純

1.一種用于進行重組解碼的低密度奇偶校驗解碼裝置，其特征在于，包括：

一輸入封套，用以接收包括多個碼字以及錯誤校正信息的輸入數據，以及對所述輸入數據進行填碼；

一低密度奇偶校驗解碼器，耦接于所述輸入封套，所述低密度奇偶校驗解碼器用以接收填碼后的所述輸入數據、依據所述錯誤校正信息來對填碼后的所述輸入數據進行具有多次迭代的低密度奇偶校驗解碼以產生多個通道值，以及在最后一次迭代中輸出一硬決策通道值；

一初始化電路，耦接于所述低密度奇偶校驗解碼器，所述初始化電路用以于所述多次迭代的第一次迭代中接收未被填碼的所述輸入數據、以及將所述輸入數據傳送至所述初始化電路的一有序集合存儲器，所述有序集合存儲器將所述輸入數據存儲為一有序集合數據，所述初始化電路將所述有序集合數據傳送至所述低密度奇偶校驗解碼器，使得所述錯誤校正信息可在所述第一次迭代中對填碼后的所述輸入數據進行低密度奇偶校驗解碼；以及所述初始化電路于重組解碼時使用所述第一次迭代中所得到的數據，以使存儲于所述多個通道值中的數據可于所述第一次迭代就被更新。

2.如權利要求1所述的低密度奇偶校驗解碼裝置，其特征在于，在所述第一次迭代中，所述輸入數據的正負號是直接地輸入至所述低密度奇偶校驗解碼器。

3.如權利要求1所述的低密度奇偶校驗解碼裝置，其特征在于，所述初始化電路還包括：

一多任務器，用以將所述輸入數據多任務處理至所述有序集合存儲器；

其中所述有序集合存儲器用以將多任務處理后的所述輸入數據儲存為所述有序集合數據，以及將所述有序集合數據傳送至所述低密度奇偶校驗解碼器。

4.如權利要求3所述的低密度奇偶校驗解碼裝置，其特征在于，所述低密度奇偶校驗解碼器包括另一有序集合存儲器，所述低密度奇偶校驗解碼器的所述另一有序集合存儲器用以自所述初始化電路的所述有序集合存儲器接收所述有序集合數據。

5.如權利要求4所述的低密度奇偶校驗解碼裝置，其特征在于，所述低密度奇偶校驗解碼器的所述有序集合存儲器在所述第一次迭代之前為空的，并且于后續的每一次迭代會更新。

6.如權利要求1所述的低密度奇偶校驗解碼裝置，其特征在于，所述輸入數據的總線寬度是遠小于所述低密度奇偶校驗解碼器內的總線寬度。

7.一種低密度奇偶校驗解碼裝置進行重組解碼的方法，其特征在于，包括：

接收包括多個碼字以及錯誤校正信息的輸入數據；

對所述輸入數據進行填碼；以及

依據所述錯誤校正信息來對填碼后的所述輸入數據進行具有多次迭代的低密度奇偶校驗解碼以產生多個通道值，其中所述方法于第一次迭代中包括以下步驟：

利用一初始化電路來于所述多次迭代的第一次迭代中接收未被填碼的所述輸入數據，以及將所述輸入數據傳送至所述初始化電路的一有序集合存儲器，所述有序集合存儲器將所述輸入數據存儲為一有序集合數據；

利用所述初始化電路將所述有序集合數據傳送至所述低密度奇偶校驗解碼裝置的一低密度奇偶校驗解碼器，使得所述錯誤校正信息可在所述第一次迭代中對填碼后的所述輸入數據進行低密度奇偶校驗解碼；以及

在最后一次迭代中輸出一硬決策通道值；

其中所述初始化電路于重組解碼時使用所述第一次迭代中所得到的數據，以使存儲于所述多個通道值中的數據可于所述第一次迭代就被更新。

8.如權利要求7所述的方法，其特征在于，所述方法于所述第一次迭代中另包括以下步驟：

直接地將所述輸入數據的正負號輸入至所述低密度奇偶校驗解碼器。

9.如權利要求7所述的方法，其特征在于，將所述輸入數據儲存至所述有序集合數據的步驟另包括：

將所述輸入數據進行多任務處理；以及

將多任務處理後的所述輸入數據存儲至所述初始化電路的一有序集合存儲器，以作為所述有序集合數據。