[發明專利]柵極驅動電路

有效

• 申請號: 201710168933.5
• 申請日: 2017-03-21
• 公開（公告）號: CN107945732B
• 公開（公告）日: 2020-04-03
• 發明（設計）人: 張盛東;馬一華;廖聰維
• 申請（專利權）人: 北京大學深圳研究生院
• 主分類號: G09G3/3208
• 分類號: G09G3/3208
• 代理公司: 北京天馳君泰律師事務所 11592
• 代理人: 孟銳

1.一種移位寄存器單元電路，包括：

輸入存儲模塊，被配置為在輸入端接收輸入信號并存儲所述輸入信號；

存儲提取模塊，被配置為至少在第一時鐘信號的影響下從所述輸入存儲模塊提取所述輸入信號；

輸出驅動模塊，被配置為在所述存儲提取模塊的控制下將所述輸入信號傳輸到第一輸出端；以及

下拉和維持模塊，被配置為在輸出結束后將所述第一輸出端的電壓下拉到低電平并在所述輸出驅動模塊接收到下一個輸入信號之前將所述第一輸出端電壓維持在低電平；

所述輸入存儲模塊包括，存儲電容被配置為存儲所述輸入信號，所述存儲電容的第一端通過第一開關與所述輸入端耦接，第二端通過第二開關與低電平耦接，所述第一開關和第二開關在所述輸入信號的控制下開啟或關閉。

2.如權利要求1所述的電路，其中

所述輸出驅動模塊包括，第一晶體管，所述第一晶體管包括與高電平耦接的第一極，以及與所述第一輸出端和所述下拉和維持模塊耦接的第二極，以及與所述存儲提取模塊耦接的第三極；

所述存儲提取模塊包括，耦接在所述存儲電容第一端以及所述第一晶體管第三極之間的第三開關，以及耦接在所述存儲電容第二端以及所述第一輸出端之間的第四開關，其中所述第一時鐘信號影響所述第三和第四開關的開關狀態。

3.如權利要求2所述的電路，其中所述輸出驅動模塊還包括第二晶體管，所述第二晶體管的第一極耦接到高電平，第二極耦接到第二輸出端，第三極耦接到所述第一晶體管的第三極，其中所述第一晶體管的尺寸大于所述第二晶體管的尺寸。

4.如權利要求3所述的電路，其中所述第一開關是第三晶體管，包括耦接到所述輸入端的第一極和第三極，以及耦接到所述存儲電容第一端的第二極；所述第二開關是第四晶體管，包括耦接到所述存儲電容第二端的第一極，耦接到低電平的第二極，和耦接到所述輸入端的第三極，當所述輸入信號為高電平時，所述第一和第二開關開啟，所述存儲電容充電。

5.如權利要求4所述的電路，其中所述第三開關是第五晶體管，包括耦接到所述存儲電容第一端的第一極，耦接到所述第一晶體管第三極的第二極，和耦接到第一時鐘信號輸入端的第三極；所述第四開關是第六晶體管，包括耦接到所述存儲電容第二端的第一極，耦接到所述第一輸出端的第二極，和耦接到第一時鐘信號輸入端的第三極；所述第一時鐘信號在所述存儲電容充電結束后達到高電平，所述第三和第四開關開啟。

6.如權利要求5所述的電路，其中所述存儲提取模塊還包括第七晶體管和第八晶體管，第七晶體管的第一極和第三極耦接到所述第一時鐘信號輸入端，第二極耦接到所述第五晶體管和第六晶體管的第三極，第八晶體管的第一極耦接到所述第七晶體管的第二極，第二極耦接到低電平，第三極耦接到放電控制信號輸入端，使得在所述存儲電容充電期間所述第三和第四開關處于關閉狀態。

7.如權利要求3所述的電路，其中所述下拉和維持模塊包括第九晶體管和第十晶體管，其中所述第九晶體管包括耦接到所述第一晶體管第三極的第一極，耦接到低電平的第二極，以及耦接到下拉和維持控制信號輸入端的第三極，所述第十晶體管包括耦接到所述第一輸出端的第一極，耦接到低電平的第二端，以及耦接到下拉和維持控制信號輸入端的第三極。

8.如權利要求3所述的電路，其中所述下拉和維持模塊包括下拉子模塊和維持子模塊，其中

所述下拉子模塊包括所述下拉子模塊包括第十一和第十二晶體管，該兩個晶體管的第二極都耦接到低電平，第三極都耦接到下拉控制信號輸入端，其中第十一晶體管的第一極耦接到所述第一晶體管的第三極，第十二晶體管的第一極耦接到第一晶體管的第二極和所述第一輸出端；

所述維持子模塊包括第十四和第十五晶體管，該兩個晶體管的第二極都耦接到低電平，第三極都耦接到第二時鐘信號輸入端，其中第十四晶體管的第一極耦接到第一晶體管的第三極，第十五晶體管的第一極耦接到第一晶體管的第二極和所述第一輸出端。