[發明專利]一種FLASH/MTP內部數據防誤擦寫的實現方法

有效

• 申請號: 201710168401.1
• 申請日: 2017-03-21
• 公開（公告）號: CN107145805B
• 公開（公告）日: 2020-01-17
• 發明（設計）人: 彭永林;張偉偉
• 申請（專利權）人: 芯海科技(深圳)股份有限公司
• 主分類號: G06F21/78
• 分類號: G06F21/78
• 代理公司: 44324 深圳市神州聯合知識產權代理事務所(普通合伙)
• 代理人: 王志強

1.一種FLASH/MTP內部數據防誤擦寫的實現方法，其特征在于該方法包括如下步驟：

步驟1、將需要保護關鍵信號進行邏輯運算，即跟1bit觸發器輸出的值相與運算，獲取關鍵信號；

步驟2、將關鍵信號在存儲器IP內部再次跟1bit觸發器輸出的值進行相與運算，在觸發器輸出的值為0時，相與的結果為0，視為關鍵信號失效，觸發器輸出的值為1時，在關鍵信號起作用時相與的結果為1，視為關鍵信號有效，針對關鍵信號有效的情況進行擦、寫操作；

步驟1中，在觸發器輸出的值為0時，相與的結果為0，視為關鍵信號失效，觸發器輸出的值為1時，在關鍵信號起作用時相與的結果為1，視為關鍵信號有效；

對于存儲器為華虹的FLASH IP，就需要把PROG，ERASE，PE三個關鍵信號進行保護操作；

對于存儲器為華虹的FLASH IP，防誤擦寫的具體流程為：

第1步，將1位D觸發器Reg1out輸出，與芯片寫信號chip_prog，擦除信號chip_erase以及PUMP使能信號chip_pe分別進行邏輯運算；

第2步，將第一步的邏輯單元輸出結果，分別接入FLASH IP的PROG、ERASE、PE端口；即chip_prog的邏輯運算結果接入PROG，端口擦除信號chip_erase的邏輯運算結果接入ERASE端口，使能信號chip_pe的邏輯運算結果接入PE端口；

第3步，將另一個1位D觸發器Reg0out輸出至FLASH IP的HVABLE保護端口，此端口為FLASH IP內部需加入的控制信號；

第4步、將HVABLE控制信號與FLASH IP內部組合邏輯寫信號flash_prog，擦除信號flash_erase以及PUMP使能信號flash_pe分別進行邏輯運算。

2.如權利要求1所述的FLASH/MTP內部數據防誤擦寫的實現方法，其特征在于第1步中，邏輯運算單元為與門，chip_prog、chip_erase以及chip_pe分別接入一個與門，一共3個與門。

3.如權利要求1所述的FLASH/MTP內部數據防誤擦寫的實現方法，其特征在于第4步中，邏輯運算單元為與門，flash_prog、flash_erase以及flash_pe分別對于一個與門，一共3個與門。

4.如權利要求1所述的FLASH/MTP內部數據防誤擦寫的實現方法，其特征在于第1步中，對于MTP，就需要把寫信號write、片選CS、高壓使能HVEN的關鍵信號進行保護。

5.如權利要求4所述的FLASH/MTP內部數據防誤擦寫的實現方法，其特征在于所述MTP的防誤擦寫保護處理流程：

第1步，將1位D觸發器Reg1out輸出，與芯片寫信號chip_wr，片選信號chip_cs以及PUMP使能信號chip_hven分別進行邏輯運算；

第2步，將第一步的邏輯單元輸出結果，接入MTP IP的WR、CS、HVEN端口,即chip_wr的邏輯運算結果接入WR，片選信號chip_cs的邏輯運算結果接入CS，PUMP使能信號chip_hven的邏輯運算結果接入HVEN；

第3步，將另一個1位D觸發器Reg0out輸出至MTP IP的HVABLE保護端口，此端口為MTPIP內部需加入的控制信號；

第4步、將HVABLE控制信號與MTP IP內部組合邏輯寫信號mtp_wr，片選信號mtp_cs以及PUMP使能信號mtp_hven分別進行邏輯運算。

6.如權利要求5所述的FLASH/MTP內部數據防誤擦寫的實現方法，其特征在于第1步中，邏輯運算單元為與門，chip_wr、chip_cs以及chip_hven分別對應一個與門，一共3個與門。

7.如權利要求5所述的FLASH/MTP內部數據防誤擦寫的實現方法，其特征在于第4步中，邏輯運算單元為與門，mtp_wr、mtp_cs以及mtp_hven分別對應一個與門，一共3個與門。