[發(fā)明專利]基于FPGA的視頻信號(hào)去隔行的系統(tǒng)和處理方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201710164158.6
• 申請(qǐng)日: 2017-03-20
• 公開（公告）號(hào): CN106961570A
• 公開（公告）日: 2017-07-18
• 發(fā)明（設(shè)計(jì)）人: 陳文明;陳召全;劉奇;周萌;謝飛霞
• 申請(qǐng)（專利權(quán)）人: 中航華東光電有限公司
• 主分類號(hào): H04N7/01
• 分類號(hào): H04N7/01
• 代理公司: 北京潤平知識(shí)產(chǎn)權(quán)代理有限公司11283
• 代理人: 鄒飛艷,張苗

技術(shù)領(lǐng)域

本發(fā)明涉基于FPGA的視頻信號(hào)去隔行的系統(tǒng)和處理方法。

背景技術(shù)

在傳統(tǒng)的CRT模擬視頻成像顯示設(shè)備中，采用的是隔行掃描的方式，在對(duì)圖像質(zhì)量要求不高的情況下，基本可以滿足人們的觀看需求。但隨著顯示技術(shù)的發(fā)展，尤其是高清晰度的LCD數(shù)字電視的流行，讓人們對(duì)視頻顯示的質(zhì)量要求也越來越高。因此，以前隔行掃描視頻所帶來的一些相關(guān)問題便顯得越來越突出，越來越不能滿足人們的需要。但隔行掃描方法的視頻仍在一些視頻源中使用，不可能立馬退出歷史舞臺(tái)。

在工程實(shí)踐中，我們經(jīng)常使用攝像頭對(duì)數(shù)據(jù)進(jìn)行采集。目前采用的大部分?jǐn)z像頭的輸出數(shù)據(jù)都是PAL制(帕爾制)的Y/C信號(hào)(視頻信號(hào))。PAL制輸出是將一幀完整的圖像拆分為奇數(shù)場和偶數(shù)場，然后分時(shí)進(jìn)行傳輸，如果把這些PAL制視頻數(shù)據(jù)直接在LCD上逐行顯示，會(huì)出現(xiàn)圖像閃爍、線條鋸齒等顯示問題。去隔行技術(shù)即將隔行視頻進(jìn)行相關(guān)的填充，采用相關(guān)的算法將缺失的視頻數(shù)據(jù)補(bǔ)充完整，把隔行視頻轉(zhuǎn)換成逐行視頻，從而組成完整的一幀進(jìn)行顯示，這樣得到的圖像更加豐富具體。但是現(xiàn)有技術(shù)中的去隔行技術(shù)中硬件復(fù)雜度大、物料成本高、PCB的面積大，而且操作復(fù)雜，隔行視頻在LCD上的顯示質(zhì)量差的問題。

發(fā)明內(nèi)容

針對(duì)上述現(xiàn)有技術(shù)，本發(fā)明的目的在于克服現(xiàn)有技術(shù)中去隔行技術(shù)中硬件復(fù)雜度大、物料成本高、PCB的面積大，而且操作復(fù)雜，隔行視頻在LCD上的顯示質(zhì)量差的問題，從而提供一種降低了硬件復(fù)雜度和物料成本，較小了PCB的面積，算法能顯著提高隔行視頻在LCD上的顯示質(zhì)量，提高了觀看效果而且方便移植的基于FPGA的視頻信號(hào)去隔行的系統(tǒng)和處理方法。

為了實(shí)現(xiàn)上述目的，本發(fā)明提供了一種基于FPGA的視頻信號(hào)去隔行的系統(tǒng)，所述基于FPGA的視頻信號(hào)去隔行的系統(tǒng)包括FPGA和分別耦接在FPGA上的以下部件：視頻解碼芯片、雙口SRAM以及LCD模塊，所述視頻解碼芯片接收PAL制模擬視頻信號(hào)，對(duì)PAL制模擬視頻信號(hào)依次進(jìn)行模數(shù)轉(zhuǎn)換、采集轉(zhuǎn)換和場內(nèi)插值處理，并將處理后的視頻數(shù)據(jù)輸出至FPGA；所述雙口SRAM接收所述FPGA的控制信號(hào)和視頻信號(hào)，以對(duì)所述視頻解碼芯片輸入至所述FPGA的視頻數(shù)據(jù)進(jìn)行緩存；所述FPGA對(duì)所述視頻數(shù)據(jù)和下一幀視頻數(shù)據(jù)進(jìn)行融合處理，并且將融合處理后的數(shù)據(jù)進(jìn)行濾波處理；所述LCD模塊對(duì)融合處理后的數(shù)據(jù)進(jìn)行顯示。

優(yōu)選地，所述FPGA包括：去隔行算法模塊和分別耦接在所述去隔行算法模塊上的以下部件：輸入數(shù)據(jù)同步模塊、存儲(chǔ)器控制模塊以及輸出模塊，所述輸出模塊連接于所述LCD模塊。

優(yōu)選地，所述存儲(chǔ)器控制模塊被配置成連接于所述雙口SRAM，以控制所述雙口SRAM的讀寫操作。

優(yōu)選地，所述去隔行算法模塊被配置成組合相鄰兩幀的視頻數(shù)據(jù)，得到新的視頻數(shù)據(jù)。

優(yōu)選地，所述輸出模塊被配置成將來自去隔行算法模塊中組合得到的新的視頻數(shù)據(jù)輸入至所述LCD模塊中，且所述輸出模塊生成驅(qū)動(dòng)LCD模塊運(yùn)行的時(shí)序，所述輸出模塊再將所述時(shí)序輸入到所述LCD模塊中。

優(yōu)選地，所述輸入數(shù)據(jù)同步模塊采用異步FIFO，且采用外部輸入時(shí)鐘作為FIFO的輸入時(shí)鐘，用FPGA內(nèi)部時(shí)鐘作為FIFO的輸出時(shí)鐘，所述輸入數(shù)據(jù)同步模塊輸出的信號(hào)輸入到所述去隔行算法模塊中。

本發(fā)明還提供了一種基于FPGA的視頻信號(hào)去隔行的處理方法，該方法包括：采用權(quán)利要求1-6中的所述基于FPGA的視頻信號(hào)去隔行的系統(tǒng)對(duì)視頻信號(hào)進(jìn)行處理；

步驟1，將攝像頭輸出的PAL制模擬視頻信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換、行采集轉(zhuǎn)換和場內(nèi)插值，以得到幀頻為50Hz的數(shù)字視頻信號(hào)，將所述50Hz的數(shù)字視頻信號(hào)輸入至所述FPGA；

步驟2，所述雙口SRAM在所述FPGA地控制下，緩存一幀視頻數(shù)據(jù)；

步驟3，所述FPGA對(duì)所述步驟1輸入的數(shù)字視頻信號(hào)按照算法A處理得出處理數(shù)據(jù)B；

所述算法A為：利用了時(shí)域內(nèi)相鄰場之間圖像的相關(guān)性進(jìn)行線性插值；通過FPGA控制所述雙口SRAM按掃描順序讀出視頻數(shù)據(jù)；將讀出的視頻數(shù)據(jù)和輸入的當(dāng)前場的視頻數(shù)據(jù)按公式C進(jìn)行處理，同時(shí)將當(dāng)前場的數(shù)據(jù)寫入到雙口SRAM中，作為下一場處理的前場數(shù)據(jù)，所述雙口SRAM的讀出地址始終比寫入的地址多一位；

步驟4，所述FPGA將步驟3中得到的處理數(shù)據(jù)B輸出給所述LCD模塊，同時(shí)生成驅(qū)動(dòng)LCD的相關(guān)的時(shí)序，所述FPGA再將所述時(shí)序輸出到所述LCD模塊中，從而確保所述LCD模塊正常顯示；