[發明專利]半導體結構及其形成方法

有效

• 申請號: 201710160284.4
• 申請日: 2017-03-17
• 公開（公告）號: CN108630542B
• 公開（公告）日: 2021-12-10
• 發明（設計）人: 周飛
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/06
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 吳敏

本發明提供一種半導體結構及其形成方法，所述半導體結構的形成方法包括：提供基底；在所述基底上形成柵極結構；在所述柵極結構兩側的基底中形成輕摻雜區；形成輕摻雜區之后，在位于所述柵極結構兩側的基底中形成源漏重摻雜區，所述源漏重摻雜區的摻雜離子濃度大于所述輕摻雜區的摻雜離子濃度；形成所述源漏重摻雜區之后，在部分所述輕摻雜區中形成反型摻雜區，且所述反型摻雜區位于所述源漏重摻雜區與剩余輕摻雜區之間，所述反型摻雜區的摻雜離子類型與所述源漏重摻雜區的摻雜離子類型不同。本發明形成的半導體結構的可靠性得到提高。

技術領域

本發明涉及半導體制造技術領域，特別涉及一種半導體結構及其形成方法。

背景技術

隨著半導體技術的飛速發展，半導體結構的特征尺寸不斷縮小，使得集成電路的集成度越來越高，這對器件的性能也提出了更高的要求。

目前，隨著金屬-氧化物半導體場效應晶體管(MOSFET)的尺寸不斷變小。為了適應工藝節點的減小，只能不斷縮短MOSFET場效應管的溝道長度。溝道長度的縮短具有增加芯片的管芯密度、增加MOSFET場效應管的開關速度等好處。

然而，隨著器件溝道長度的縮短，器件源極與漏極間的距離也隨之縮短，這樣一來柵極對溝道的控制能力變差，柵極電壓夾斷(pinch off)溝道的難度也越來越大，使得亞閥值漏電現象，即短溝道效應(SCE：short-channel effects)成為一個至關重要的技術問題。

因此，為了更好的適應器件尺寸按比例縮小的要求，半導體工藝逐漸開始從平面MOSFET晶體管向具有更高功效的三維立體式的晶體管過渡，如鰭式場效應管(FinFET)。FinFET具有很好的溝道控制能力。

然而，現有技術形成的半導體結構的可靠性有待提高。

發明內容

本發明解決的問題是提供一種半導體結構及其形成方法，提高半導體結構的可靠性。

為解決上述問題，本發明提供一種半導體結構的形成方法，包括：提供基底；在所述基底上形成柵極結構；在所述柵極結構兩側的基底中形成輕摻雜區；形成輕摻雜區之后，在位于所述柵極結構兩側的基底中形成源漏重摻雜區，所述源漏重摻雜區的摻雜離子濃度大于所述輕摻雜區的摻雜離子濃度；形成所述源漏重摻雜區之后，在部分所述輕摻雜區中形成反型摻雜區，且所述反型摻雜區位于所述源漏重摻雜區與剩余輕摻雜區之間，所述反型摻雜區的摻雜離子類型與所述源漏重摻雜區的摻雜離子類型不同。

可選的，所述源漏重摻雜區的摻雜離子類型為P型時，所述反型摻雜區的摻雜離子類型為N型；或者，所述源漏重摻雜區的摻雜離子類型為N型時，所述反型摻雜區的摻雜離子類型為P型。

可選的，在所述柵極結構兩側的基底中形成輕摻雜區的步驟包括：對位于所述柵極結構兩側的基底進行輕摻雜離子注入，形成所述輕摻雜區。

可選的，對位于所述柵極結構兩側的基底進行輕摻雜離子注入的步驟中，離子注入方向與基底頂部表面法線的夾角為15度至30度。

可選的，在部分所述輕摻雜區中形成反型摻雜區的步驟包括：對輕摻雜區的部分基底進行反型離子注入，形成所述反型摻雜區。

可選的，對輕摻雜區的部分基底進行反型離子注入的步驟中，離子注入方向與基底頂部表面法線的夾角為5度至20度。

可選的，所述反型摻雜區的底部與所述輕摻雜區的底部齊平；或者，所述反型摻雜區的底部低于所述輕摻雜區的底部。

可選的，所述反型摻雜區的摻雜離子為P型離子；對輕摻雜區的部分基底進行反型離子注入的步驟中，所述反型離子注入的工藝參數包括：所述反型離子注入的離子為B離子時，所述B離子的注入劑量為1.0E13atom/cm²至1.0E15atom/cm²，注入能量為0.5kev至5kev。