[發明專利]被布置成行和列的靜態隨機存取存儲器SRAM單元的陣列

有效

• 申請號: 201710160253.9
• 申請日: 2017-03-17
• 公開（公告）號: CN107204202B
• 公開（公告）日: 2021-10-08
• 發明（設計）人: 藤原英弘;廖宏仁;潘顯裕;陳炎輝
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C11/418
• 分類號: G11C11/418;G11C11/419
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 路勇

1.一種被布置成行和列的靜態隨機存取存儲器SRAM單元的陣列，所述陣列包括：

第一接地信號線，其被放置在所述陣列的邊緣處，所述第一接地信號線將接地信號提供到第一行中的SRAM單元；

第一通信路徑，其被放置在與所述陣列的所述邊緣相距第一距離處且可經操作以控制對所述陣列的所述第一行的所述SRAM單元的存取以供寫入操作；

第二通信路徑，其被放置在與所述陣列的所述邊緣相距第二距離處且可經操作以控制對所述陣列的第二行的SRAM單元的存取以供寫入操作，所述第二距離不同于所述第一距離；

第一導電結構，其可經操作以控制對所述第一行的所述SRAM單元的存取以供讀取操作，所述第一導電結構沿著所述陣列中的所述第一和第二行之間的第一邊界上放置，所述第一邊界位于與所述陣列的所述邊緣相距第三距離處，其中所述第三距離大于所述第一距離且小于所述第二距離；

第二導電結構，其可經操作以控制對所述第二行的所述SRAM單元的存取以供讀取操作，所述第二導電結構沿著所述第一邊界上放置；以及

第二接地信號線，其被放置在所述陣列的所述第二行與所述陣列的第三行之間的第二邊界處，所述第二接地信號線將所述接地信號提供到所述第二行的所述SRAM單元，

其中所述第一和第二接地信號線在平行于所述第一和第二通信路徑以及所述第一和第二導電結構的方向上且與所述第一和第二通信路徑以及所述第一和第二導電結構在同一導電層中延伸，

其中所述第一導電結構完全放置在所述陣列的第一列內，且其中所述第二導電結構完全放置在所述陣列的第二列內。

2.根據權利要求1所述的陣列，其中

所述第一通信路徑包括第一寫入字線WWL，且

所述第二通信路徑包括第二WWL。

3.根據權利要求1所述的陣列，其中所述第一、第二和第三距離是在第一方向上，且其中所述第一和第二導電結構具有在所述第一方向上延伸的相同寬度。

4.根據權利要求1所述的陣列，

其中所述第一通信路徑和所述第二通信路徑分別包括第一和第二金屬線，且其中所述第一和第二導電結構具有小于所述第一和第二金屬線的長度的長度。

5.根據權利要求4所述的陣列，其中所述第一和第二金屬線具有大于所述第一和第二導電結構的寬度的寬度。

6.根據權利要求1所述的陣列，其中所述第一通信路徑、所述第二通信路徑、所述第一導電結構和所述第二導電結構放置于同一導電層中。

7.根據權利要求1所述的陣列，其中所述第一接地信號線連接到所述陣列的所述第一行的所述SRAM單元的VSS節點，所述第一接地信號線延伸跨越所述陣列的至少第一和第二列。

8.根據權利要求1所述的陣列，其進一步包括：

多個VSS島狀物，其連接到所述陣列的所述第一行的所述SRAM單元的VSS節點，所述VSS島狀物中的至少一些放置在與所述陣列的所述邊緣相距第四距離處。

9.根據權利要求8所述的陣列，其中所述多個VSS島狀物與所述第一通信路徑、所述第二通信路徑、所述第一導電結構和所述第二導電結構形成于同一導電層中。

10.根據權利要求1所述的陣列，其中所述第二行不同于所述第一行。