[發明專利]一種電平移位電路

有效

• 申請號: 201710159285.7
• 申請日: 2017-03-17
• 公開（公告）號: CN106992778B
• 公開（公告）日: 2019-01-29
• 發明（設計）人: 方健;陳智昕;張波;方舟
• 申請（專利權）人: 電子科技大學
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 葛啟函

發明屬于集成電路技術領域，涉及MOS柵極驅動電路，具體涉及一種電平位移電路。本發明的技術方案，相對于常見的電平位移電路，本發明的方案中采用了以第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第六PMOS管MP6和第四NMOS管MN4構成電平位移電路，結合輔助模塊電路，一方面可以使得功耗減小，另一方面可以加快轉換速度，降低轉換延時。

技術領域

發明屬于集成電路技術領域，涉及MOS柵極驅動電路，具體涉及一種電平位移電路。

背景技術

在一些中速數模混合信號電路和數字電路中，不同的模塊要在不同的速度下工作，這些電路都引入了“雙重驅動”來確保一部分非關鍵模塊能在低壓下工作，而另一部分模擬和高速數字模塊能夠在高壓下工作。為了實現“雙重驅動”，電平位移電路需要用于將較低的邏輯電平轉換為較高的邏輯電平以使下一級模塊正常工作。傳統的電平位移電路(如圖1所示)存在無法轉換閾值以下電平、轉換功耗較大以及傳播延遲時間較大的問題。因此，電平位移電路功耗、傳播延時以及轉換更低電壓的能力也越來越引起關注。

發明內容

本發明的目的，就是為了解決現有的電平位移電路功耗大，傳播延時大的問題，提出了一種電平位移電路。

本發明的技術方案是：一種電平移位電路，包括核心電路模塊和輔助電路模塊；其特征在于，

所述核心電路模塊由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第六PMOS管MP6、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4構成；其中，

第一PMOS管MP1的源極接電源；第二PMOS管MP2的源極接電源，其柵極與漏極互連；第三PMOS管MP3的源極接電源，其柵極接第二PMOS管MP2的漏極；

第一NMOS管MN1的漏極接第一PMOS管MP1的漏極，第一NMOS管MN1的柵極接外部低壓輸出信號，第一NMOS管MN1的源極接地；

第二NMOS管MN2的漏極接第二PMOS管MP2的漏極，其柵極接外部低壓輸出信號；

第三NMOS管MN3的漏極接第二NMOS管MN2的源極，第三NMOS管MN3的柵極接第一PMOS管MP1的漏極，第三NMOS管MN3的源極接地；

第六PMOS管MP6的源極接第三PMOS管MP3的漏極，第四NMOS管MN4的漏極接第六PMOS管MP6的漏極，第四NMOS管MN4的源極接地；

所述的輔助電路模塊由第四PMOS管MP4、第五PMOS管MP5、第七PMOS管MP7、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7構成；其中，

第四PMOS管MP4的源極接電源，其柵極接第五PMOS管MP5的漏極；第五PMOS管MP5的源極接電源，其柵極與漏極互連；

第七PMOS管MP7的源極接第四PMOS管MP4的漏極，第七PMOS管MP7的柵極接外部低壓輸出信號；

第五NMOS管MN5的漏極接第七PMOS管MP7的漏極，第五NMOS管MN5的柵極接外部低壓輸出信號；

第六PMOS管MP6的柵極和第四NMOS管MN4的柵極接第七PMOS管MP7的漏極；

第六NMOS管MN6的漏極接第五PMOS管MP5的漏極，第六NMOS管MN6的柵極接外部低壓輸出信號的反信號；

第七NMOS管MN7的漏極接第六NMOS管MN6的源極，第七NMOS管MN7的源極接地；

第一PMOS管MP1柵極、第六PMOS管MP6漏極、第四NMOS管MN4漏極、第七NMOS管MN7柵極的連接點為電平移位電路輸出端。