[發(fā)明專利]基板結(jié)構(gòu)及其制法與電子封裝件

在審

• 申請(qǐng)?zhí)枺?/td>: 201710156578.X
• 申請(qǐng)日: 2017-03-16
• 公開（公告）號(hào): CN108538790A
• 公開（公告）日: 2018-09-14
• 發(fā)明（設(shè)計(jì)）人: 王伯豪;林畯棠;張守騏;謝裕翔
• 申請(qǐng)（專利權(quán)）人: 矽品精密工業(yè)股份有限公司
• 主分類號(hào): H01L23/12
• 分類號(hào): H01L23/12;B28D5/00
• 代理公司: 北京戈程知識(shí)產(chǎn)權(quán)代理有限公司 11314
• 代理人: 程偉;王錦陽(yáng)

一種基板結(jié)構(gòu)及其制法與電子封裝件，該基板結(jié)構(gòu)于一基板本體的側(cè)面與底面之間形成包含有多個(gè)轉(zhuǎn)折面的鈍化部，以分散該基板本體于封裝制程中所產(chǎn)生的應(yīng)力，由此避免該基板本體發(fā)生破裂。

技術(shù)領(lǐng)域

本發(fā)明有關(guān)一種半導(dǎo)體結(jié)構(gòu)，尤指一種基板結(jié)構(gòu)及其制法與電子封裝件。

背景技術(shù)

目前應(yīng)用于芯片封裝領(lǐng)域的技術(shù)繁多，例如芯片尺寸封裝(Chip Scale Package，簡(jiǎn)稱CSP)、芯片直接貼附封裝(Direct Chip Attached，簡(jiǎn)稱DCA)或多芯片模組封裝(Multi-Chip Module，簡(jiǎn)稱MCM)等覆晶型封裝模組，亦或?qū)⑿酒Ⅲw堆疊化整合為三維積體電路(3D IC)芯片堆疊模組，其中，主要利用覆晶封裝制程技術(shù)以縮小封裝結(jié)構(gòu)面積且縮短訊號(hào)傳遞路徑。

在覆晶封裝制程中，由于芯片與封裝基板的熱膨脹系數(shù)的差異甚大，因此芯片外圍的凸塊無(wú)法與封裝基板上對(duì)應(yīng)的接點(diǎn)形成良好的接合，使得凸塊可能自線路基板上剝離。另一方面，隨著積體電路的積集度的增加，由于芯片與封裝基板之間的熱膨脹系數(shù)不匹配(mismatch)，其所產(chǎn)生的熱應(yīng)力(thermal stress)與翹曲(warpage)的現(xiàn)象也日漸嚴(yán)重，其結(jié)果將導(dǎo)致芯片與封裝基板之間的電性連接可靠度(reliability)下降，并且造成信賴性測(cè)試的失敗。

為了解決上述問題，業(yè)界遂提出了在芯片與封裝基板間設(shè)置以半導(dǎo)體基材制作的中介板，利用半導(dǎo)體基材與芯片的材質(zhì)接近，由此避免熱膨脹系數(shù)不匹配所產(chǎn)生的問題。

如圖1所示，將一半導(dǎo)體芯片13通過多個(gè)焊錫凸塊130設(shè)于一硅中介板(ThroughSilicon interposer，簡(jiǎn)稱TSI)12上，其中，該硅中介板12具有多個(gè)導(dǎo)電硅穿孔(Through-silicon via，簡(jiǎn)稱TSV)120及電性連接該些導(dǎo)電硅穿孔120與該些焊錫凸塊130的線路重布層(Redistribution layer，簡(jiǎn)稱RDL)121，且該硅中介板12通過該些導(dǎo)電硅穿孔120上的多個(gè)導(dǎo)電元件110以結(jié)合至一封裝基板11上，再以底膠10’包覆該些導(dǎo)電元件110與該些焊錫凸塊130，并以封裝膠體10包覆該半導(dǎo)體芯片13與該硅中介板12。

惟，前述半導(dǎo)體封裝件1的封裝制程中，于遭遇溫度循環(huán)(temperature cycle)或應(yīng)力變化時(shí)，如搬運(yùn)、通過回焊爐、或經(jīng)歷落摔等制程或測(cè)試時(shí)，該半導(dǎo)體芯片13及該硅中介板12會(huì)在某些部位(如角落)形成較大的角落應(yīng)力(Corner Stress)，導(dǎo)致該半導(dǎo)體芯片13及該硅中介板12會(huì)沿角落處發(fā)生破裂(Crack)(如圖所示的破裂處k)，造成該硅中介板12或該半導(dǎo)體芯片13損壞、該硅中介板12無(wú)法有效電性連接該半導(dǎo)體芯片13、或無(wú)法通過可靠度測(cè)試等問題，致使產(chǎn)品的良率不佳。

此外，該半導(dǎo)體芯片13與該硅中介板12之間的填充底膠10’的空間較小，因而該半導(dǎo)體芯片13的邊緣受到的應(yīng)力較小，而該硅中介板12與該封裝基板11之間的填充底膠10’的空間較大，致使該硅中介板12的邊緣受到的應(yīng)力較大，因而該硅中介板12更易于直角處會(huì)發(fā)生邊緣破裂(如圖所示的破裂處k)的問題，而導(dǎo)致產(chǎn)品可靠度不良。

因此，如何克服上述現(xiàn)有技術(shù)的種種問題，實(shí)已成目前亟欲解決的課題。

發(fā)明內(nèi)容

鑒于上述現(xiàn)有技術(shù)的種種缺失，本發(fā)明提供一種基板結(jié)構(gòu)及其制法與電子封裝件，以避免該基板本體發(fā)生破裂。

本發(fā)明的基板結(jié)構(gòu)，包括：基板本體，其具有相對(duì)的第一表面與第二表面及鄰接該第二表面的側(cè)面，且該側(cè)面與該第一表面之間形成有一包含多個(gè)轉(zhuǎn)折面的鈍化部；以及多個(gè)導(dǎo)電體，其結(jié)合至該基板。