[發(fā)明專利]一種帶背面腐蝕氧化層工藝的功率MOSFET制造方法

有效

• 申請?zhí)枺?/td>: 201710155478.5
• 申請日: 2017-03-16
• 公開（公告）號: CN107068569B
• 公開（公告）日: 2020-02-14
• 發(fā)明（設(shè)計）人: 肖添;王鵬飛;李光波;李孝權(quán);胡鏡影;唐仕偉;唐昭煥;王斌;吳雪;楊永暉
• 申請（專利權(quán)）人: 重慶中科渝芯電子有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 50201 重慶大學(xué)專利中心
• 代理人: 王翔

1.一種帶背面腐蝕氧化層工藝的功率MOSFET制造方法，其特征在于，包括襯底材料（1）、外延層（2）、體區(qū)（3）、源區(qū)（4）、鍵合保護(hù)層（5）、正光刻膠（6）、柵氧層（7）、多晶硅層（8）、介質(zhì)緩沖層（9）、PECVD介質(zhì)淀積形成的介質(zhì)層（10）和金屬層（11）；

進(jìn)行以下步驟：

1）完成襯底材料（1）、外延層（2）、體區(qū)（3）和源區(qū)（4）后，采用低溫淀積SiO₂的方式形成鍵合保護(hù)層（5）；

2）在鍵合保護(hù)層（5）的上表面覆蓋正光刻膠（6）后，進(jìn)行第一次背面腐蝕；

3）進(jìn)行正面去膠和鍵合保護(hù)層（5）的光刻，剩余的所述鍵合保護(hù)層（5）即頸區(qū)；

4）生長柵氧層（7）和多晶硅層（8），并進(jìn)行多晶光刻；

5）進(jìn)行低溫淀積SiO₂形成介質(zhì)緩沖層（9），并覆蓋正光刻膠（6）后，進(jìn)行第二次背面腐蝕；

6）進(jìn)行正面去膠和介質(zhì)層（10）的覆蓋；

7）進(jìn)行孔光刻刻蝕、濺射互連金屬層（11）、互連金屬層（11）光刻刻蝕；

8）合金、鈍化。

2.根據(jù)權(quán)利要求1所述的一種帶背面腐蝕氧化層工藝的功率MOSFET制造方法，其特征在于：所述步驟2）和步驟5）中覆蓋正光刻膠（6）厚度為1μm～3μm，烘烤溫度為100℃～140℃，烘烤時間為20min～40min。

3.根據(jù)權(quán)利要求1所述的一種帶背面腐蝕氧化層工藝的功率MOSFET制造方法，其特征在于：所述步驟2）和步驟5）中的第一次背面腐蝕和第二次背面腐蝕均采用體積比為7︰1的NH₄F︰HF溶液，腐蝕時間為8min～10min。

4.根據(jù)權(quán)利要求1所述的一種帶背面腐蝕氧化層工藝的功率MOSFET制造方法，其特征在于：所述步驟3）和步驟6）中的去膠過程采用體積比為4︰1的H₂SO₄：H₂O₂溶液，進(jìn)行濕法去膠，時間為8min～15min。

5.根據(jù)權(quán)利要求1所述的一種帶背面腐蝕氧化層工藝的功率MOSFET制造方法，其特征在于：所述步驟4）中采用立式水平爐進(jìn)行柵氧多晶生長，所述柵氧層（7）的厚度為55nm～80nm，多晶硅層（8）的厚度為650nm～750nm。

6.根據(jù)權(quán)利要求1所述的一種帶背面腐蝕氧化層工藝的功率MOSFET制造方法，其特征在于：所述介質(zhì)緩沖層（9）的厚度為0.4μm～0.8μm；

所述介質(zhì)層（10）的厚度為0.5～0.8μm，所述介質(zhì)層（10）的材料包括BPSG或PSG。

7.根據(jù)權(quán)利要求1所述的一種帶背面腐蝕氧化層工藝的功率MOSFET制造方法，其特征在于：所述步驟7）中的進(jìn)行孔光刻刻蝕能夠使用純干法刻蝕，也能夠使用干+濕刻蝕；

所述互連金屬層（11）光刻刻蝕中光刻為正膠投影光刻，刻蝕能夠是等離子刻蝕，也能夠是濕法腐蝕。

8.根據(jù)權(quán)利要求1所述的一種帶背面腐蝕氧化層工藝的功率MOSFET制造方法，其特征在于：所述金屬層（11）的厚度為3.5μm～4.5μm，材料包括AlSiCu、AlSi或AlCu。

9.根據(jù)權(quán)利要求1所述的一種帶背面腐蝕氧化層工藝的功率MOSFET制造方法，其特征在于：所述步驟8）中的合金溫度為380℃～440℃，合金時間為30min～60min，氣氛為氮?dú)狻?/p>