[發明專利]半導體器件

在審

• 申請號: 201710147384.3
• 申請日: 2012-05-18
• 公開（公告）號: CN106847898A
• 公開（公告）日: 2017-06-13
• 發明（設計）人: 山本芳樹;槙山秀樹;角村貴昭;巖松俊明
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/78;H01L29/786;H01L21/336
• 代理公司: 北京市金杜律師事務所11256
• 代理人: 楊宏軍,李文嶼

1.一種半導體器件，具有MISFET，所述MISFET包括：柵極絕緣膜、柵電極、源極用的第一外延層和漏極用的第二外延層，

在半導體襯底上形成有多個第一槽，

所述第一外延層和第二外延層分別埋入形成于所述第一槽內，且具有比所述第一槽外的所述半導體襯底的表面高的突出部，

所述突出部具有傾斜部，在所述MISFET的柵長方向上所述傾斜部的厚度隨著朝向遠離所述柵電極的中心的方向而逐漸變厚，

在所述半導體襯底上、所述第一外延層上以及所述第二外延層上形成有第一絕緣膜，

第二槽以在所述第一外延層和第二外延層之間的所述半導體襯底上、所述第一外延層的傾斜部上以及所述第二外延層的傾斜部上開口的方式，形成于所述第一絕緣膜中，

所述柵極絕緣膜沿著所述第一外延層和第二外延層的傾斜部的形狀而形成于所述第二槽的側面及底面，

所述柵電極沿著所述第一外延層和第二外延層的傾斜部的形狀而隔著所述柵極絕緣膜埋入形成于所述第二槽內，

所述MISFET的柵長方向上的所述柵電極的兩端部分別位于所述第一外延層和第二外延層上，

在所述第一外延層和第二外延層上形成有硅化物膜，

所述硅化物膜和所述柵電極通過所述柵極絕緣膜而絕緣。

2.根據權利要求1所述的半導體器件，其特征在于，

所述柵極絕緣膜含有金屬氧化物。

3.根據權利要求2所述的半導體器件，其特征在于，

所述柵極絕緣膜在所述第一外延層和第二外延層之間的所述半導體襯底與所述金屬氧化物之間含有氧化硅膜。

4.根據權利要求1～3中任一項所述的半導體器件，其特征在于，

所述柵電極含有金屬膜。

5.根據權利要求1～4中任一項所述的半導體器件，其特征在于，

所述半導體襯底是硅，

所述MISFET的溝道區域形成于所述硅中，

所述MISFET是p溝道型MISFET，

所述第一外延層和第二外延層分別包含SiGe。

6.根據權利要求5所述的半導體器件，其特征在于，

通過所述第一外延層和第二外延層，在所述MISFET的溝道區域產生-1.3GPa以上的壓縮應力。

7.根據權利要求1～4中任一項所述的半導體器件，其特征在于，

所述半導體襯底是硅，

所述MISFET的溝道區域形成于所述硅中，

所述MISFET是n溝道型MISFET，

所述第一外延層和第二外延層分別包含SiC。

8.根據權利要求7所述的半導體器件，其特征在于，

通過所述第一外延層和第二外延層，在所述MISFET的溝道區域產生1.3GPa以上的拉伸應力。

9.根據權利要求1～8中任一項所述的半導體器件，其特征在于，

所述硅化物膜與所述柵極絕緣膜直接接觸。