[發明專利]記憶體裝置

有效

• 申請號: 201710141531.6
• 申請日: 2017-03-10
• 公開（公告）號: CN108022927B
• 公開（公告）日: 2021-10-22
• 發明（設計）人: 廖忠志
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/11
• 分類號: H01L27/11;G11C11/412;H01L21/768;H01L23/528
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國

本揭示內容提供包含用于至少一個電壓源節點連接的矩形通孔的記憶體裝置。在一些實施例中，矩形通孔具有大于1.5的長寬比。矩形通孔可設置在連接第一金屬層的第一通孔層及/或第二通孔層上。記憶體裝置亦可包括具有長寬比在約0.8至1.2之間的圓形/正方形通孔。上述的圓形/正方形通孔可與矩形通孔共面。

技術領域

本揭示內容是有關于一種半導體裝置，且特別是有關于一種集成電路及形成集成電路的方法。

背景技術

記憶體電路已經在各種應用中使用。傳統的記憶體電路可以包括動態隨機存取記憶體(Dynamic Random Access Memory；DRAM)、靜態隨機存取記憶體(Static RandomAccess Memory；SRAM)或諸如只讀記憶體(Read-Only Memory；ROM)的非揮發性記憶體電路。記憶體電路通常包含布置在陣列中的多個記憶體單元。記憶體單元通常經由位線(bitline；BL)(與陣列的列相關聯)及字符線(word line；WL)(與陣列的行相關聯)而存取。在指定BL及WL的交叉點處的記憶體單元為定址單元。示例性SRAM單元為六個晶體管(6-transistor；6-T)靜態記憶體單元。6-T SRAM單元使用位線(BL)、互補位線(補數位線)(bitline bar；BLB)及字符線(WL)耦接至陣列及周邊電路中的其他單元。六個晶體管中的四個形成用于存儲表示“0”或“1”的數據的兩個交叉耦接反相器。剩余兩個晶體管當作存取晶體管以控制在記憶體單元內儲存的數據的存取。各種其他的記憶體單元設計亦使用在各種應用中。記憶體單元、BL及WL的配置可能會影響效能，且期望用于效能及間隔的適合配置。

發明內容

在一些實施例中，記憶體裝置，其特征在于，包括第一靜態隨機存取記憶體單元。第一靜態隨機存取記憶體單元包括晶體管、在第一金屬層上的第一電壓源節點元件及連接第一金屬層且將第一電壓源節點元件與晶體管耦接的通孔。其中，通孔具有長度及寬度，長度至少為寬度的1.5倍。

在一些實施例中，記憶體裝置，其特征在于，包括下拉晶體管、延伸接觸、第一通孔、第一電壓源連接墊、第二電壓源接合墊以及第二通孔。下拉晶體管包含形成于基板上的柵極架構、源極及漏極。延伸接觸具有至少為寬度的3倍的長度且具有與源極直接接合的底面及與第一通孔直接接合的頂面，其中底面及頂面中的每一者具有寬度及長度。第一通孔設置在延伸接觸上面且接合延伸接觸。第一通孔具有至少為寬度1.5倍的長度的矩形形狀，長度在平行于基板的頂面的第一方向上延伸，且寬度在平行于基板的頂面的第二方向上延伸，第二方向垂直于第一方向。第一電壓源接合墊設置在第一金屬層上，其中第一電壓源接合墊接合第一通孔的頂面，第一通孔的頂面具有矩形形狀。第二電壓源接合墊設置在第二金屬層上。第二通孔接合第二電壓源接合墊且延伸而接合電壓源導電線，電壓源導電線設置在第三金屬層上且在第二方向上延伸。

在一些實施例中，記憶體裝置，其特征在于，包括第一傳送閘裝置、第二傳送閘裝置、下拉裝置、延伸接觸、第一通孔、第一電壓源連接墊、第二通孔以及字符線。下拉裝置形成具有延伸超過第一鰭式元件及第二鰭式元件的柵極結構以及形成具有在第一鰭式元件上的第一部分及具有在第二鰭式元件的第二部分的源極接點。延伸接觸透過延伸接觸接合源極接點的第一部分及第二部分而連接至記憶體裝置的下拉裝置的源極接點。第一通孔設置在延伸接觸的頂面上方并直接接合延伸接觸的頂面上方，且第一通孔具有矩形形狀。第一電壓源連接墊設置在第一金屬層上且與第一通孔的頂面直接接合。第二通孔設置在第一電壓源連接墊上方且與第一電壓源連接墊接合，其中第二通孔具有矩形形狀。字符線設置在第二金屬層上方且與第二通孔的頂面直接接合。

附圖說明

當結合附圖閱讀時，自以下詳細描述很好地理解本揭示案的態樣。應強調，根據行業標準實務，各特征未按比例繪制。事實上，為論述清楚，各特征的尺寸可任意地增加或縮小；

圖1A繪示根據本揭示案的實施例的記憶體單元的布局的俯視圖；

圖1B繪示根據本揭示案的實施例的圖1A的記憶體單元的布局的選定層的俯視圖；