[發明專利]pn接合硅晶片的制造方法

有效

• 申請號: 201710140934.9
• 申請日: 2017-03-10
• 公開（公告）號: CN107180756B
• 公開（公告）日: 2020-05-05
• 發明（設計）人: 古賀祥泰
• 申請（專利權）人: 勝高股份有限公司
• 主分類號: H01L21/324
• 分類號: H01L21/324
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 郭煜;楊思捷

[課題]提供不產生滑移和位錯、能夠抑制摻雜物的擴散、進而能夠抑制pn接合間的漏電流的pn接合硅晶片的制造方法。[解決手段]本發明的pn接合硅晶片的制造方法的特征在于，具有下述步驟：第1步驟，對p型單晶硅基板10的單面和n型單晶硅基板20的單面進行在真空常溫下照射離子束或中性原子束的活化處理，將前述兩者的單面制成活化面后，接著在真空常溫下使前述兩者的活化面接觸，由此使p型單晶硅基板10與n型單晶硅基板20一體化，從而得到pn接合硅晶片；以及，第2步驟，對前述pn接合硅晶片實施熱處理，使因前述活化處理而在前述pn接合硅晶片的貼合界面附近處產生的變質層12、14重結晶化。

技術領域

本發明涉及pn接合硅晶片的制造方法。

背景技術

針對為了制作立式結構的功率器件而使用的pn接合硅晶片，使用例如如專利文獻1所述那樣地通過化學蒸鍍法(CVD法)等在支承基板上外延生長具有與支承基板相反導電型的外延層、從而形成pn接合硅晶片的方法。此時，為了實現高耐壓操作，需要沉積百μm以上的外延層。

現有技術文獻

專利文獻

專利文獻1：日本特開平9-213946號公報。

發明內容

發明要解決的問題

然而，根據本發明人的研究可知，上述方法中為了形成層厚為百μm以上的外延層而耗費較長時間，因此產生的問題在于，晶片無法耐受熱應力而產生滑移、位錯，或者支承基板中的摻雜物擴散至外延層。

因此，本發明人為了規避上述問題而想到在真空常溫下將p型基板與n型基板進行貼合從而形成pn接合硅晶片，而不依賴于外延生長。作為貼合方法，研究了下述方法：對p型單晶硅基板的單面和n型單晶硅基板的單面進行在真空常溫下照射離子束或中性原子束的活化處理，將上述兩者的單面制成活化面后，接著在真空常溫下使上述兩者的活化面接觸，由此將p型單晶硅基板與n型單晶硅基板進行貼合，從而得到pn接合硅晶片。然而可知，在上述貼合方法中，由于對兩基板的單面照射離子束或中性原子束從而將兩基板的單面制成活化面來進行貼合，因此該活化處理會導致在pn接合硅晶片的貼合界面附近處產生結晶性出現紊亂的變質層，產生因pn接合間發生漏電流而導致器件特性變差的問題。

因此，本發明鑒于上述課題，目的在于提供不產生滑移和位錯、且能夠抑制摻雜物的擴散、進而能夠抑制pn接合間的漏電流的pn接合硅晶片的制造方法。

用于解決問題的方法

本發明人為了解決上述課題而進行了深入研究，結果得到下述見解：通過熱處理能夠使因活化處理而產生的變質層中的紊亂結晶性恢復至n型單晶硅基板和p型單晶硅基板原本所具有的結晶性，從而完成了本發明。

本發明是基于上述見解而完成的，其主要技術方案如下所示。

(1)pn接合硅晶片的制造方法，其特征在于，具有下述步驟：

第1步驟，對p型單晶硅基板的單面和n型單晶硅基板的單面進行在真空常溫下照射離子束或中性原子束的活化處理，將前述兩者的單面制成活化面后，接著在真空常溫下使前述兩者的活化面接觸，由此使前述p型單晶硅基板與前述n型單晶硅基板一體化，從而得到pn接合硅晶片；以及，

第2步驟，對前述pn接合硅晶片實施熱處理，使因前述活化處理而在前述pn接合硅晶片的貼合界面附近處產生的變質層重結晶化。

應予說明，以下將本發明中的第1步驟中的貼合方法稱為“真空常溫接合法”。

(2)根據上述(1)所述的pn接合硅晶片的制造方法，其中，在前述第1步驟之前，具有在前述p型單晶硅基板的單面上形成厚度為50μm以下的n型硅外延層的步驟，所述n型硅外延層具有比前述n型單晶硅基板的摻雜物濃度更高的摻雜物濃度，