[發明專利]半導體存儲裝置及存儲器系統

有效

• 申請號: 201710136131.6
• 申請日: 2017-03-08
• 公開（公告）號: CN107818809B
• 公開（公告）日: 2021-06-25
• 發明（設計）人: 宇都宮裕子;清水孝洋;進藤佳彥;菅原昭雄;山村俊雄
• 申請（專利權）人: 東芝存儲器株式會社
• 主分類號: G11C16/26
• 分類號: G11C16/26
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 楊林勛

1.一種半導體存儲裝置，其特征在于具備：

存儲單元；

讀出放大器單元，包含第1鎖存電路及第2鎖存電路；及

控制部，配置為對所述存儲單元執行讀取動作及寫入動作，其中，所述控制部在對所述存儲單元執行所述寫入動作且響應于由讀取指令跟隨的寫入中斷指令時，在重新開始所述寫入動作之前，執行數據備份動作、所述讀取操作及數據恢復動作；且

所述數據備份動作包含：(ⅰ)將存儲在所述第1鎖存電路的第1數據傳送到外部裝置，所述第1數據至少包括對所述存儲單元執行的檢驗動作的結果，(ⅱ)將存儲在所述第2鎖存電路的第2數據傳送到所述第1鎖存電路，所述第2數據包括要寫入到所述存儲單元的數據頁面；然后(ⅲ)將存儲在所述第1鎖存電路的所述第2數據傳送到所述外部裝置；

所述數據恢復動作包含：將所述第1數據傳送到所述第1鎖存電路，及將所述第2數據傳送到所述第2鎖存電路。

2.根據權利要求1所述的半導體存儲裝置，其特征在于：

所述控制部在執行所述讀取動作時，覆蓋所述第1鎖存電路的內容。

3.根據權利要求1所述的半導體存儲裝置，其特征在于：

在所述數據恢復動作期間，所述第2數據從所述外部裝置傳送到所述第1鎖存電路，然后從所述第1鎖存電路傳送到所述第2鎖存電路，且所述第1數據在將所述第2數據從所述第1鎖存電路傳送到所述第2鎖存電路之后，從所述外部裝置傳送到所述第1鎖存電路。

4.根據權利要求1所述的半導體存儲裝置，其特征在于：

所述讀出放大器單元包含6個鎖存電路，所述6個鎖存電路包括所述第1鎖存電路及所述第2鎖存電路，且所述控制部在執行所述讀取動作時，覆蓋多于1個鎖存電路的內容。

5.根據權利要求4所述的半導體存儲裝置，其特征在于：

所述控制部在執行所述讀取動作時，覆蓋所述6個鎖存電路中3個的內容。

6.一種半導體存儲裝置，其特征在于具備：

第1存儲單元；

第2存儲單元；

字線，電連接到所述第1及第2存儲單元的柵極；

第1讀出放大器單元，包含第1及第2鎖存電路，所述第1讀出放大器單元通過第1組位線電連接到所述第1存儲單元；

第2讀出放大器單元，包含第3及第4鎖存電路，所述第2讀出放大器單元通過第2組位線電連接到所述第2存儲單元；及

控制部，配置為對所述第1及第2存儲單元執行讀取動作及寫入動作，其中，所述控制部在對所述第1存儲單元執行所述寫入動作且響應于由讀取指令跟隨的寫入中斷指令時，在重新開始所述寫入動作之前，執行數據備份動作、所述讀取操作及數據恢復動作；且

在所述數據備份動作之前，寫入數據包含分別存儲在所述第1及第2鎖存電路的第1及第2數據，且所述數據備份動作包含：將存儲于所述第1鎖存電路的所述第1數據傳送到所述第4鎖存電路，在所述讀取期間，所述第1數據被保持在所述第4鎖存電路；

所述數據恢復動作包含：將所述第1數據從所述第4鎖存電路傳送到所述第1鎖存電路。

7.根據權利要求6所述的半導體存儲裝置，其特征在于：

所述控制部在執行所述讀取動作時，覆蓋所述第1鎖存電路的內容。

8.根據權利要求6所述的半導體存儲裝置，其特征在于：

所述控制部構成為：以1/2的頁面大小來執行讀取及寫入動作。

9.根據權利要求6所述的半導體存儲裝置，其特征在于：

所述控制部構成為：以1/4的頁面大小來執行讀取及寫入動作。

10.根據權利要求6所述的半導體存儲裝置，其特征在于：

每個所述第1及第2讀出放大器單元包含6個鎖存電路，且所述控制部在執行對所述第1存儲單元的所述讀取動作時，覆蓋所述第1讀出放大器單元的多于1個鎖存電路的內容，所述控制部在執行對所述第2存儲單元的所述讀取動作時，覆蓋所述第2讀出放大器單元的多于1個鎖存電路的內容。