[發(fā)明專利]一種雙面扇出系統(tǒng)級封裝結(jié)構(gòu)及封裝方法

在審

• 申請?zhí)枺?/td>: 201710135900.0
• 申請日: 2017-03-08
• 公開（公告）號: CN106847776A
• 公開（公告）日: 2017-06-13
• 發(fā)明（設(shè)計(jì)）人: 徐健
• 申請（專利權(quán)）人: 華進(jìn)半導(dǎo)體封裝先導(dǎo)技術(shù)研發(fā)中心有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L21/60;H01L25/065
• 代理公司: 北京三聚陽光知識產(chǎn)權(quán)代理有限公司11250
• 代理人: 李旦華

技術(shù)領(lǐng)域

本發(fā)明涉及系統(tǒng)級封裝技術(shù)領(lǐng)域，具體涉及一種雙面扇出系統(tǒng)級封裝結(jié)構(gòu)及封裝方法。

背景技術(shù)

伴隨著芯片技術(shù)的不斷提升，單位面積下容納的信號數(shù)量不斷增加，芯片的IO數(shù)量不斷上升，從而導(dǎo)致芯片的信號IO之間的間距不斷減小。而印刷電路板(PCB)行業(yè)相對芯片行業(yè)發(fā)展比較滯后，基于PCB的封裝技術(shù)受限于PCB的制程能力，線寬/線距無法太小，因此無法滿足現(xiàn)在高密度芯片的系統(tǒng)級設(shè)計(jì)需求。與在PCB上進(jìn)行系統(tǒng)集成相比，系統(tǒng)級封裝(SIP)能最大限度地優(yōu)化系統(tǒng)性能、避免重復(fù)封裝、縮短開發(fā)周期、降低成本、提高集成度，解決芯片的信號IO間距和PCB的線寬/線距不能很好匹配的問題。

但是現(xiàn)有的扇出系統(tǒng)級封裝結(jié)構(gòu)均是單面封裝，封裝結(jié)構(gòu)局部區(qū)域的單位面積的IO數(shù)量較少。另外，單面封裝中不同的芯片的信號互聯(lián)是通過設(shè)置在相鄰兩個(gè)芯片之間的布線層或焊料凸點(diǎn)實(shí)現(xiàn)的，且布線層或焊料凸點(diǎn)為一種串聯(lián)的連接方式，若中間任一層的布線層或焊料凸點(diǎn)出現(xiàn)問題，整個(gè)封裝結(jié)構(gòu)將不能正常使用。例如，中國專利文獻(xiàn)CN102157393A公開了一種扇出高密度封裝方法，包括至少兩層保護(hù)層和至少兩組布線封裝層，布線封裝層通過布線層與形成在保護(hù)層表面的再布線金屬層導(dǎo)通，即不同貼裝層中的芯片是通過相互導(dǎo)通的多層布線層將信號互聯(lián)并最終通過最下層的再布線金屬層由上至下依次輸出的，封裝結(jié)構(gòu)上層單位面積的IO數(shù)量較少，且若中間的任一層布線層出現(xiàn)問題，整個(gè)封裝結(jié)構(gòu)將不能正常使用。

另外，由于PCB的線寬/線距相比于芯片的信號IO間距要大得多，僅僅依靠扇出系統(tǒng)級封裝并不能使二者完全地匹配，滿足實(shí)際需求。

發(fā)明內(nèi)容

因此，本發(fā)明要解決的技術(shù)問題在于克服現(xiàn)有技術(shù)中的扇出系統(tǒng)級封裝結(jié)構(gòu)單位面積的IO數(shù)量較少，且信號傳輸通道單一的缺陷，從而提供一種單位面積的IO數(shù)量較多，多個(gè)信號傳輸互不干擾的雙面扇出系統(tǒng)級封裝結(jié)構(gòu)。

本發(fā)明要解決的另一個(gè)技術(shù)問題在于克服現(xiàn)有技術(shù)中的芯片的信號IO間距與PCB的線寬/線距不能完全匹配的缺陷，從而提供一種芯片的信號IO間距能夠與PCB的線寬/線距完全匹配的雙面扇出系統(tǒng)級封裝結(jié)構(gòu)。

為解決上述技術(shù)問題，本發(fā)明提供了一種雙面扇出系統(tǒng)級封裝結(jié)構(gòu)，包括：

相向間隔設(shè)置的第一保護(hù)層和第二保護(hù)層；

封裝在所述第一保護(hù)層和第二保護(hù)層之間的若干個(gè)芯片；

設(shè)置在所述第一保護(hù)層和第二保護(hù)層之間、用于將所述若干個(gè)芯片的信號分別輸出的信號輸出層。

所述的雙面扇出系統(tǒng)級封裝結(jié)構(gòu)，所述若干個(gè)芯片包括第一芯片和第二芯片，所述第一芯片的功能面向下與所述第一保護(hù)層連接設(shè)置，所述第二芯片的功能面向上與所述第二保護(hù)層連接設(shè)置。

所述的雙面扇出系統(tǒng)級封裝結(jié)構(gòu)，所述信號輸出層包括分別設(shè)置在所述第一保護(hù)層和第二保護(hù)層的內(nèi)表面的第一金屬層和第二金屬層，以及連通所述第一金屬層和第二金屬層且填充有金屬的至少一個(gè)孔。

所述的雙面扇出系統(tǒng)級封裝結(jié)構(gòu)，還包括用于封裝所述第一芯片和第二芯片的封裝層，所述至少一個(gè)孔設(shè)置在所述封裝層中。

所述的雙面扇出系統(tǒng)級封裝結(jié)構(gòu)，所述第一保護(hù)層上設(shè)置有若干個(gè)用于將輸送至所述第一金屬層的信號輸出的預(yù)留孔，所述預(yù)留孔中安裝有焊球。

所述的雙面扇出系統(tǒng)級封裝結(jié)構(gòu)，還包括一設(shè)置在所述第一保護(hù)層和所述第一芯片之間的、用于將所述第一芯片的線寬進(jìn)行放大的第一硅轉(zhuǎn)接板，和/或設(shè)置在所述第二保護(hù)層和所述第二芯片之間的、用于將所述第二芯片的線寬進(jìn)行放大的第二硅轉(zhuǎn)接板。

所述的雙面扇出系統(tǒng)級封裝結(jié)構(gòu)，所述第一硅轉(zhuǎn)接板和第二硅轉(zhuǎn)接板均包括上轉(zhuǎn)接層、下轉(zhuǎn)接層和連通所述上轉(zhuǎn)接層與下轉(zhuǎn)接層的中間轉(zhuǎn)接層。

所述的雙面扇出系統(tǒng)級封裝結(jié)構(gòu)，所述第一硅轉(zhuǎn)接板的上轉(zhuǎn)接層上開設(shè)有若干個(gè)與所述第一芯片連接的第一引腳，所述第二硅轉(zhuǎn)接板的下轉(zhuǎn)接層上開設(shè)有若干個(gè)與所述第二芯片連接的第二引腳。

本發(fā)明還提供了一種雙面扇出系統(tǒng)級封裝方法，包括以下步驟：

相向間隔設(shè)置第一保護(hù)層和第二保護(hù)層，

將若干個(gè)芯片封裝，并將封裝后的若干個(gè)芯片置于所述第一保護(hù)層和第二保護(hù)層之間，

在所述第一保護(hù)層和第二保護(hù)層之間設(shè)置用于將所述若干個(gè)芯片的信號分別輸出的信號輸出層。

所述的雙面扇出系統(tǒng)級封裝方法，所述若干個(gè)芯片包括第一芯片和第二芯片，在封裝時(shí)將所述第一芯片和第二芯片的功能面分別向下和向上與所述第一保護(hù)層和第二保護(hù)層進(jìn)行封裝連接。