[發明專利]靜電放電保護

有效

• 申請號: 201710135318.4
• 申請日: 2017-03-08
• 公開（公告）號: CN107180818B
• 公開（公告）日: 2023-01-20
• 發明（設計）人: 賴大偉
• 申請（專利權）人: 恩智浦有限公司
• 主分類號: H01L23/60
• 分類號: H01L23/60;H01L27/02
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

1.一種靜電放電ESD保護設備，其特征在于，包括：

雙極結型晶體管，所述雙極結型晶體管被配置成為集成電路提供靜電放電(ESD)保護，所述雙極結型晶體管包括：

襯底，所述襯底被配置成充當用于所述雙極結型晶體管的基極；

至少一個漏極指，所述至少一個漏極指在所述襯底的第一表面上在第一方向上延伸并且被配置成充當用于所述雙極結型晶體管的集電極；及

至少一個源極指，所述至少一個源極指在所述襯底的第一表面上在所述第一方向上延伸并且被配置成充當用于所述雙極結型晶體管的發射極，所述至少一個源極指包括被配置成設置襯底電位的拾取區。

2.根據權利要求1所述的設備，其特征在于，所述雙極結型晶體管是接地柵極金屬氧化物半導體晶體管的寄生雙極結型晶體管。

3.根據權利要求1所述的設備，其特征在于，所述拾取區被配置成提供減小的保持電壓，所述減小是相對于使用包圍所述至少一個漏極指和所述至少一個源極指的拾取環的另一個雙極結型晶體管。

4.根據權利要求1所述的設備，其特征在于，所述至少一個源極指另外包括被配置成設置所述襯底電位的至少一個額外拾取區。

5.根據權利要求1所述的設備，其特征在于，所述雙極結型晶體管包括多個源極指且各源極指包括對應的拾取區。

6.一種用于為集成電路提供靜電放電(ESD)保護的方法，其特征在于，所述方法包括：

接收來自柵極接地CMOS晶體管的至少一個漏極指的ESD事件的電壓，所述至少一個漏極指在襯底的第一表面上在第一方向上延伸；

響應于來自所述ESD事件的所述電壓，在所述襯底中產生電流；

通過設置襯底電位，將所述襯底中的所述電流導引到定位于在所述襯底的所述第一表面上在所述第一方向上延伸的至少一個源極指內的拾取區；

響應于所述襯底中的所述電流，啟用所述柵極接地CMOS晶體管的寄生雙極晶體管；及

通過所述啟用的寄生雙極晶體管分流從所述ESD事件產生的電流。

7.根據權利要求6所述的方法，其特征在于，所述寄生雙極晶體管包括交替的摻雜類型的區域，所述區域對應于所述至少一個漏極指、所述至少一個源極指和所述襯底。

8.根據權利要求6所述的方法，其特征在于，通過設置所述襯底電位導引所述襯底中的所述電流提供減小的保持電壓，所述減小是相對于使用包圍所述至少一個漏極指和所述至少一個源極指的拾取環的另一個雙極結型晶體管。

9.根據權利要求6所述的方法，其特征在于，將所述襯底中的所述電流導引到所述拾取區另外包括將所述襯底中的所述電流導引到至少一個額外的源極指中的至少一個額外拾取區。

10.根據權利要求6所述的方法，其特征在于，將所述襯底中的所述電流導引到所述拾取區另外包括將所述襯底中的所述電流導引到所述至少一個源極指內的至少一個額外拾取區。