[發明專利]垂直超結雙擴散金屬氧化物半導體器件及其制作方法

在審

• 申請號: 201710134554.4
• 申請日: 2017-03-08
• 公開（公告）號: CN108574011A
• 公開（公告）日: 2018-09-25
• 發明（設計）人: 鐘圣榮;鄭芳
• 申請（專利權）人: 無錫華潤華晶微電子有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 北京博思佳知識產權代理有限公司 11415
• 代理人: 陳蕾

本發明是關于一種垂直超結雙擴散金屬氧化物半導體器件，包括多個垂直超結雙擴散金屬氧化物半導體單元，所述垂直超結雙擴散金屬氧化物半導體單元包括：襯底；第一型外延層，形成于所述襯底的一側；第二型外延層，形成于所述第一型外延層中，且所述第二型外延層的寬度朝遠離所述襯底的方向逐漸增大。通過本發明的技術方案，本發明通過將P型外延層的寬度設置為朝遠離襯底的方向逐漸增大，可以降低Qp/Qn的變化對擊穿電壓的影響，提高半導體器件的電學性能。并且在相同擊穿電壓下，Qp/Qn可以更大的范圍內變化，因此對于制作工藝的要求就相對簡單，易于降低制作成本。

技術領域

本發明涉及半導體技術領域，尤其涉及一種垂直超結雙擴散金屬氧化物半導體器件和一種垂直超結雙擴散金屬氧化物半導體器件的制作方法。

背景技術

目前的超結半導體器件，其擊穿電壓BV會隨著Qp/Qn的變化而產生劇烈波動，其中，Qp為P外延層的電荷量，Qn為N外延層的電荷量。而波動幅度較大的BV對超結半導體器件的不良影響也較大。

為了降低Qp/Qn的變化引起BV的波動程度，相關技術中一種方式是通過提高工藝制程中的制作精度來精確控制Qp和Qn的比值，但是這需要精度很高的制作和檢測設備，成本過高；另一種方式是降低Qp和Qn的總量，從而降低Qp/Qn的變化程度，但是為了獲得足夠的元件內阻，需要提高器件的面積或體積，不利于器件的輕薄化。

發明內容

本發明提供一種垂直超結雙擴散金屬氧化物半導體器件及其制作方法，以解決相關技術中的不足。

根據本發明實施例的第一方面，提供一種垂直超結雙擴散金屬氧化物半導體器件，包括多個垂直超結雙擴散金屬氧化物半導體單元，所述垂直超結雙擴散金屬氧化物半導體單元包括：

襯底；

第一型外延層，形成于所述襯底的一側；

第二型外延層，形成于所述第一型外延層中，且所述第二型外延層的寬度朝遠離所述襯底的方向逐漸增大。

可選地，所述第二型外延層的摻雜濃度朝遠離所述襯底的方向逐漸升高。

可選地，所述第二型外延層的厚度小于所述第一型外延層的厚度。

可選地，所述第二型外延層的至少一個與所述第一型外延層相接的側壁，與所述襯底的表面夾角為α，其中，0°<α<90°。

可選地，80°≤α<90°。

根據本發明實施例的第二方面，提供一種垂直超結雙擴散金屬氧化物半導體器件的制作方法，包括：

在襯底的一側形成第一型外延層；

在所述第一型外延層遠離所述襯底的一側形成凹槽，其中，所述凹槽的寬度朝遠離所述襯底的方向逐漸增大；

在所述凹槽中形成第二型外延層。

可選地，所述在所述凹槽中形成第二型外延層包括：

從所述凹槽的底部到所述凹槽的槽口填充半導體基材，并向所述半導體基材中摻入雜質粒子，以在所述凹槽中形成所述第二型外延層，其中，摻入雜質粒子的濃度從所述凹槽的底部到所述凹槽的槽口逐漸升高。

可選地，所述在所述凹槽中形成第二型外延層包括：

在向所述凹槽中填充第m層半導體基材時，以第m濃度向所述第m層半導體基材中摻入雜質粒子；

其中，1≤m≤N，N＞1，m和N均為整數，所述凹槽的深度等于N層半導體基材的厚度；所述第m濃度隨著m增大而增大。

可選地，所述在所述第一型外延層遠離所述襯底的一側形成凹槽包括：