[發明專利]一種基于長邊切割計算電阻的加速方法

有效

• 申請號: 201710131375.5
• 申請日: 2017-03-07
• 公開（公告）號: CN106934141B
• 公開（公告）日: 2019-12-06
• 發明（設計）人: 李相啟;陸濤濤;閆海霞
• 申請（專利權）人: 北京華大九天軟件有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 11467 北京德崇智捷知識產權代理有限公司
• 代理人: 王金雙<國際申請>=<國際公布>=<進入

一種基于長邊切割計算電阻的加速方法，包括步驟：將配線版圖切割為長邊子圖及拐角子圖；獲取模版子圖，獲得模板子圖的基于端口的等效電阻網絡并應用到每個拐角子圖；將長邊子圖的電阻網絡和拐角子圖的等效電阻網絡組合成配線的電阻網絡；通過組合后的電阻網絡，計算配線的電阻。本發明的基于長邊切割計算電阻的加速方法，采用獨有的基于掃描線算法切割長邊，將復雜、規模大的版圖，進行長邊切割，形成規模小、形狀簡單的圖形，降低了求解矩陣的維數，減少了剖分和解方程的時間；采用獨有的基于模板的加速技術，對切割后的子圖提取模板，對模板電阻網絡進行等效變換，并組合成一個約簡的總的電阻網絡，提高了提取配線電阻的速度。

技術領域

本發明涉及EDA設計技術領域，特別是涉及一種基于長邊切割計算電阻的加速方法。

背景技術

在EDA設計領域中，經常會出現一些大規模網狀配線，設計人員無法憑借個人技術、經驗很快算出指定端口間的電阻。為了版圖配線信號延遲的一致性，在版圖驗證過程中需要準確計算配線電阻，而在加快設計的迭代過程中，準確、快速計算配線電阻變得越來越重要。

現有技術中的切長邊算法具有一定的局限性，無法處理并聯或混聯的配線；而若采用有限元法或者邊界元法計算實際版圖配線中的網狀互連電阻，則計算精度差、計算時間長。

為此，提出一種基于長邊切割計算電阻的加速方法，能夠針對網狀配線的幾何結構特點，在不損失精度的前提下提高大型配線電阻計算速度，成為亟待解決的問題。

發明內容

為了解決現有技術存在的不足，本發明的目的在于提供一種基于長邊切割計算電阻的加速方法，能夠針對網狀配線的幾何結構特點，在不損失精度的前提下提高大型配線電阻計算速度。

為實現上述目的，本發明提供的基于長邊切割計算電阻的加速方法，包括以下步驟：

（1）將配線版圖切割為長邊子圖及拐角子圖；（2）獲取模版子圖，獲得模板子圖的基于端口的等效電阻網絡并應用到每個拐角子圖；（3）將長邊子圖的電阻網絡和拐角子圖的等效電阻網絡組合成配線的電阻網絡；（4）通過組合后的電阻網絡，計算配線的電阻。

所述步驟（1）進一步包括：基于掃描線算法，將配線版圖切割為長邊子圖及拐角子圖。

所述步驟（2）進一步包括：對每個拐角子圖進行模式識別，得到模板子圖。

所述步驟（2）進一步包括：對所述模板子圖進行有限元剖分，得到所述模板子圖的電阻網絡。

所述步驟（2）進一步包括：將模板子圖的電阻網絡約簡為基于端口的等效電阻網絡。

所述步驟（4）進一步包括：利用方塊電阻計算長邊子圖的電阻，利用有限元法計算拐角子圖的電阻，計算出組合后的電阻網絡的配線電阻。

本發明的基于長邊切割計算電阻的加速方法，采用獨有的基于掃描線算法切割長邊，將復雜、規模大的版圖，進行長邊切割，形成規模小、形狀簡單的圖形，降低了求解矩陣的維數，減少了剖分和解方程的時間；采用獨有的基于模板的加速技術，對切割后的子圖提取模板，對模板電阻網絡進行等效變換，并組合成一個約簡的總的電阻網絡，提高了提取配線電阻的速度。

本發明的有益效果在于：本發明的基于長邊切割計算電阻的加速方法，使用長邊切割算法，使得需要計算的配線規模變小，形體相對簡單，提高了計算速度；使用基于模板的配線匹配技術，使得需要計算的區域進一步減少，也會進一步提高計算速度。在精度相當的情況下，本發明的基于長邊切割計算電阻的加速方法，計算速度比單純的有限元方法快一個數量級。

本發明的其它特征和優點將在隨后的說明書中闡述，并且，部分地從說明書中變得顯而易見，或者通過實施本發明而了解。

附圖說明